歐洲提出的數(shù)字視頻地面廣播(DVB-T)采用編碼正交頻分復(fù)用COFDM(Coded Orthogonal Frequency Division Multiplexing) ,即：DVB-T COFDM。COFDM系統(tǒng)可以有效提高頻譜利用率，在時(shí)間擴(kuò)散環(huán)境中盡可能抑制因多徑傳輸而產(chǎn)生的符號(hào)間干擾和碼間干擾。選擇DVB-T標(biāo)準(zhǔn)的國(guó)家除英國(guó)、法國(guó)、西班牙、瑞典等歐洲國(guó)家外，還有澳大利亞、新西蘭、新加坡、印度等國(guó)家和地區(qū)。
　　本文基于DVB-T標(biāo)準(zhǔn)設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)COFDM調(diào)制器。設(shè)計(jì)中，使用了Altera公司的Stratix系列EP1S25F672C7的FPGA和Analog Devices公司的數(shù)字正交上變頻器AD9857。本系統(tǒng)設(shè)計(jì)簡(jiǎn)單，工作穩(wěn)定，輸出信號(hào)的信噪比可以達(dá)到55dB以上，能夠以較低的復(fù)雜度得到較高的系統(tǒng)性能。
1 DVB-T調(diào)制器的系統(tǒng)方案
　　DVB-T調(diào)制器中COFDM調(diào)制系統(tǒng)是調(diào)制器中的主要部分，也是抗多徑的OFDM技術(shù)在寬帶無(wú)線通信中一個(gè)很好的利用。調(diào)制系統(tǒng)框圖如圖1所示。

從圖中可以看出，發(fā)射端首先由信源去復(fù)用電路將輸入的TS碼流分解成兩個(gè)獨(dú)立的連續(xù)數(shù)據(jù)流，每188字節(jié)為一個(gè)傳輸包;然后對(duì)每一路數(shù)據(jù)進(jìn)行加擾、RS編碼、外交織、卷積編碼，在去復(fù)用電路中將兩路合二為一（一般分層模式下用到兩路流，其它模式只對(duì)一路去復(fù)用），再經(jīng)比特交織器和符號(hào)交織器完成整個(gè)信道編碼。編碼后數(shù)據(jù)經(jīng)過(guò)映射調(diào)制到對(duì)應(yīng)的星座圖上成為數(shù)據(jù)載波。OFDM幀形成部分將數(shù)據(jù)載波、導(dǎo)頻載波（pilot）和TPS信道傳輸參數(shù)信令載波按照幀結(jié)構(gòu)的要求組合在一起，形成完整的OFDM符號(hào)和幀。根據(jù)OFDM調(diào)制原理，將各個(gè)載波經(jīng)過(guò)IFFT變換得到時(shí)域的數(shù)據(jù)流。之后，在每個(gè)OFDM符號(hào)前插入保護(hù)間隔，再經(jīng)過(guò)D/A上變頻最終形成中頻信號(hào)發(fā)射到信道中去。
可見(jiàn)，一個(gè)COFDM調(diào)制器主要由TS碼流接入、信道編碼調(diào)制和D/A上變頻這三個(gè)模塊組成。因此，D/A上變頻的好壞，直接影響調(diào)制器的性能。
2 D/A上變頻的原理
　　一般調(diào)制器的上變頻可以采用模擬方式和數(shù)字方式兩種方案，圖2為一簡(jiǎn)單模擬上變頻的實(shí)現(xiàn)電路，它的原理就是利用壓控振蕩器的振蕩頻率來(lái)實(shí)現(xiàn)調(diào)頻。首先，輸入信號(hào)經(jīng)過(guò)VCO與本振信號(hào)混頻后得到和頻與差頻信號(hào)；這些信號(hào)經(jīng)過(guò)高通濾波器以后，濾除掉低頻分量，高頻分量就可以經(jīng)過(guò)放大器傳輸?shù)叫诺乐腥?。由于模擬電路的一些固有缺陷，例如抗干擾能力較差，精度較低等，所以這種上變頻實(shí)現(xiàn)方法的穩(wěn)定性和可靠性都較差。

隨著高速器件和軟件無(wú)線電技術(shù)的發(fā)展，數(shù)字上變頻技術(shù)逐漸突破了模擬上變頻的不足，具有調(diào)制中心頻率可調(diào)、頻偏可編程、調(diào)制方式可重組、調(diào)制碼速率高、可實(shí)現(xiàn)較高的頻響、可以與編碼器合并擴(kuò)展功能很強(qiáng)等優(yōu)點(diǎn)，成為今后調(diào)制器的發(fā)展主流。
　　目前常用的數(shù)字上變頻芯片是AD9856和AD9857，這兩個(gè)芯片都是由AD公司生產(chǎn)的通用、高性能的數(shù)字上變頻器件,具有集成度高、性能好、功耗低等特點(diǎn)，使用這兩個(gè)芯片可以很容易實(shí)現(xiàn)信號(hào)的數(shù)字正交調(diào)制。AD9857與AD9856相比，還有如下的不同點(diǎn)：
　?。?）AD9857集成的是一個(gè)14bit的D/A轉(zhuǎn)換器，而AD9856集成的則是一個(gè)12bit的D/A轉(zhuǎn)換器，這樣在數(shù)據(jù)的精度上，AD9857比AD9856高了大約6dB。
　　（2）AD9856需要3V電壓供電，而一般的微控制器的工作電壓是3.3V或5V，這樣就需要一個(gè)電壓轉(zhuǎn)換芯片來(lái)進(jìn)行電平適配。AD9857的工作電壓是3.3V，可以與其他芯片共用一個(gè)電源。
　?。?）由于AD9857配置完成以后會(huì)產(chǎn)生一個(gè)PDCLK信號(hào)，而AD9856并不能返回這樣一個(gè)信號(hào)，因此送入AD9857調(diào)制的I/Q兩路信號(hào)的平衡性比AD9856要好，這樣可以防止在進(jìn)行OFDM調(diào)制時(shí)出現(xiàn)載波丟失現(xiàn)象。
　?。?）AD9857還具有輸出電平控制功能，可以根據(jù)接收機(jī)的需要，動(dòng)態(tài)的調(diào)節(jié)輸出信號(hào)的電平。
　　鑒于AD9857的優(yōu)點(diǎn)，以及DVB-T系統(tǒng)的具體需要，本文討論了一種基于AD9857的數(shù)字上變頻的實(shí)現(xiàn)方法。
3 AD9857工作原理
　　AD9857主要有三種工作模式：正交調(diào)制模式、單頻輸出模式和插值DAC模式。三種工作模式的選擇是通過(guò)對(duì)控制寄存器的編程來(lái)實(shí)現(xiàn)的,在本系統(tǒng)中使用的是正交調(diào)制模式。
　　在正交調(diào)制模式下，AD9857通過(guò)管腳PDCLK/FUD對(duì)數(shù)據(jù)輸入端提供一路同步時(shí)鐘，用于同步I/Q兩路數(shù)據(jù)的輸入。I/Q兩路數(shù)據(jù)共用14bit 的數(shù)據(jù)線，所以PDCLK 的時(shí)鐘頻率應(yīng)該是單獨(dú)的I 路或Q路數(shù)據(jù)速率的2倍，I/Q數(shù)據(jù)分時(shí)送入片內(nèi)的DEMUX解復(fù)用為并行的I/Q兩路數(shù)據(jù)，它們將依次經(jīng)過(guò)兩個(gè)插值濾波器。經(jīng)濾波后， I/Q 數(shù)據(jù)分別與兩個(gè)正交的余弦函數(shù)相乘后再相加（或相減）為一路信號(hào)。因?yàn)镈AC 使用零階保持采樣， 所以信號(hào)在進(jìn)行D/A轉(zhuǎn)換前需要經(jīng)過(guò)一個(gè)反SINC補(bǔ)償?shù)哪K，以上過(guò)程均發(fā)生在數(shù)字域，最后數(shù)字中頻信號(hào)送入DAC進(jìn)行數(shù)模變換產(chǎn)生兩路差分的模擬信號(hào)輸出。
　　AD9857內(nèi)部集成了一個(gè)數(shù)字直接頻率合成器（DDS）用來(lái)產(chǎn)生數(shù)字的正、余弦波作為載波。DDS的32位頻率控制字（FTWORD）通過(guò)同步串行口進(jìn)行配置。AD9857內(nèi)部共有4組寄存器，每一組都可存儲(chǔ)32位頻率字，這種特性允許輸出載波頻率根據(jù)需要靈活及時(shí)地改變。通常,要使一個(gè)高質(zhì)量的振蕩器具有100M～200MHz 的頻率動(dòng)態(tài)范圍是非常困難的, 而AD9857 則允許使用一個(gè)較低頻率的振蕩器, 它可以將其內(nèi)部的參考時(shí)鐘通過(guò)倍頻來(lái)產(chǎn)生SYSCLK,通過(guò)公式fout=(FTWORD×SYSCLK)/232就可以把基帶信號(hào)調(diào)制成任意頻率的中頻信號(hào)。
3.1 AD9857的配置
　　AD9857 提供了一個(gè)靈活的同步串行通信口, 從而為許多微控制器及處理器提供簡(jiǎn)單的接口。該串口可與許多同步傳輸方式兼容, 其中包括Motorola 的6905/11 SPI協(xié)議及Intel的8051 SSR 協(xié)議。這個(gè)通信接口允許對(duì)配置AD9857的所有寄存器進(jìn)行讀寫(xiě)操作。

3.2 AD9857串口通信
　　AD9857串口的一個(gè)通信周期由兩個(gè)階段組成, 如圖3所示。第一階段是指令周期, 是對(duì)AD9857的指令字節(jié)的寫(xiě)入。指令字節(jié)為AD9857的串口控制提供有關(guān)數(shù)據(jù)傳輸周期的信息, 數(shù)據(jù)傳輸周期就是整個(gè)通信周期的第二個(gè)階段。指令字節(jié)確定即將到來(lái)的數(shù)據(jù)傳輸是讀還是寫(xiě)、數(shù)據(jù)傳輸?shù)淖止?jié)數(shù)以及傳輸?shù)牡谝粋€(gè)字節(jié)的寄存器地址。每個(gè)通信周期的前8個(gè)SCLK上升沿用來(lái)寫(xiě)AD9857 的指令字節(jié), 其余SCLK上升沿是為了通訊周期的第二個(gè)階段, 即AD9857與系統(tǒng)控制器間的數(shù)據(jù)傳輸。
3.3 AD9857內(nèi)部寄存器
　　AD9857內(nèi)部寄存器地址為00h~19h，每個(gè)地址存8bit數(shù)據(jù)。從02h~19h共分為4組相同結(jié)構(gòu)的寄存器，每一組6字節(jié)，其中存儲(chǔ)DDS的頻率控制字，可編程插值濾波器的插值倍數(shù)，輸出信號(hào)幅度的放大因子。00h和01h這兩個(gè)地址是公用的，包括對(duì)AD9857的工作模式、高低位優(yōu)先、鎖相環(huán)倍頻數(shù)、串行口工作模式、自動(dòng)節(jié)能、溢出控制處理和失鎖處理等運(yùn)行方式的設(shè)置。用戶通過(guò)對(duì)這些寄存器的設(shè)置使AD9857工作在所需要的方式下。
4 系統(tǒng)實(shí)現(xiàn)及仿真
4.1 硬件結(jié)構(gòu)
　　由于AD9857是一個(gè)可編程的D/A上變頻芯片，因此利用單片機(jī)和FPGA都可以實(shí)現(xiàn)對(duì)它的配置。本系統(tǒng)采用FPGA實(shí)現(xiàn)COFDM調(diào)制，因此用FPGA去配置AD9857的話，不僅可以節(jié)省電路板空間，而且還比較適于調(diào)試。

后會(huì)產(chǎn)生一個(gè)PDCLK返回FPGA，可以使用該時(shí)鐘把經(jīng)過(guò)信道編碼調(diào)制的I、Q兩路數(shù)據(jù)送入AD9857進(jìn)行正交調(diào)制。
　　在設(shè)計(jì)PCB電路板時(shí)一定要注意AD9857的數(shù)字地和模擬地的劃分，這樣輸出信號(hào)的信噪比才會(huì)比較好，并且要用專門的地來(lái)包裹時(shí)鐘信號(hào)線使其免受干擾。
4.2 AD9857的配置
　　通過(guò)FPGA對(duì)AD9857的配置線的控制，可以很方便地實(shí)現(xiàn)對(duì)AD9857的配置。AD9857的配置原理如圖5所示，把要寫(xiě)入AD9857內(nèi)部寄存器的數(shù)據(jù)通過(guò)數(shù)據(jù)載入信號(hào)載入移位寄存器，然后再把這16bit數(shù)據(jù)串行輸出到AD9857的SDIO管腳，實(shí)現(xiàn)對(duì)AD9857的配置。

　輸入到移位寄存器的16bit數(shù)據(jù)是根據(jù)實(shí)際需要提前計(jì)算好的，這16bit數(shù)據(jù)包括了8bit的AD9857內(nèi)部寄存器的地址和要寫(xiě)入該地址的8bit配置字。通過(guò)一個(gè)狀態(tài)機(jī)的工作機(jī)制，在其不同狀態(tài)，將要寫(xiě)入AD9857內(nèi)部寄存器的配置字送入移位寄存器。狀態(tài)機(jī)的工作過(guò)程如圖6所示。

由于本方案只用了AD9857內(nèi)部的8個(gè)寄存器，因此狀態(tài)機(jī)只有8個(gè)狀態(tài)，如果需要用到更多的AD9857的內(nèi)部寄存器，只需要增加狀態(tài)機(jī)的狀態(tài)即可。
4.3 波形仿真
　　圖7為用QUARTUS II軟件對(duì)AD9857配置線的波形仿真，從圖中可以很清楚地看到AD9857的各個(gè)配置線的工作情況。在配置AD9857之前，由RST信號(hào)將內(nèi)部寄存器復(fù)位；SYNCIO信號(hào)標(biāo)志配置的開(kāi)始； /CS,SCLK,SDIO的控制時(shí)序與圖3的串口操作時(shí)序相同，這樣AD9857就可以工作在用戶需要的工作模式下了。
4.4 輸出信號(hào)頻譜
　　圖8所示是用頻譜分析儀采集到的AD9857輸出信號(hào)的頻譜。

經(jīng)過(guò)測(cè)試，各模塊工作正常，滿足DVB-T調(diào)制器的設(shè)計(jì)要求；本系統(tǒng)硬件電路簡(jiǎn)單，僅需要一個(gè)FPGA和一個(gè)AD9857即可完成DVB-T調(diào)制器的設(shè)計(jì)，并可通過(guò)更改FPGA的內(nèi)部電路來(lái)實(shí)現(xiàn)各種調(diào)制器的設(shè)計(jì)。