摘要：恒虛警在著陸雷達系統(tǒng)中有著重要的作用和地位。恒虛警處理可以避免雜波變化影響檢測閾值，提高雷達在各種干擾情況下的檢測能力。文章首先介紹了恒虛警檢測的原理，然后對幾種典型方法進行了比較，選定單元平均選大恒虛警檢測方法進行設計，并且實現了基于ADS P-TS201的恒虛警處理，最后通過Visual DSP++進行了仿真驗證。
關鍵詞：著陸雷達；恒虛警；ADSP-TS201；單元平均選大恒虛警

    精密進場雷達以飛機作為主要探測目標，地物、云雨雪等都被視為雜波干擾，所以在設計中總是盡可能地采取措施抑制干擾，提高雷達發(fā)現目標的能力。為了使設備正常工作，干擾電平允許變化范圍通常比較小。雷達內部的熱噪聲、地物、氣象雜波的干擾電平很大，其變化有時高達幾十分貝。為了設備能穩(wěn)定正常的工作，必須保持虛警概率基本不變，因此，信號處理分機增加了恒虛警(CFAR)處理電路。
    近年來，CFAR方法出現了很多，然而，真正應用的并不多。通過對4種具有代表性方法的比較，得到一種可以實現且檢測性能較好的恒虛警處理方法。

1 恒虛警檢測方法
    恒虛警檢測方法就是采用自適應門限代替固定門限，而且此適應門限能隨著被檢測點的背景噪聲、雜波和干擾的大小自適應地調整。如果背景噪聲、雜波和干擾大，自適應門限就調高；如果背景噪聲、雜波和干擾小，自適應門限就調低，以保證虛警概率恒定。所以設計雷達恒虛警檢測器的關鍵是獲取這種自適應門限的方法。
    常見的恒虛警檢測器有4種，單元平均恒虛警(CA-CFAR)檢測器提供了對非起伏和斯威林起伏目標的最優(yōu)或準最優(yōu)檢測，但是，在雜波邊緣要引起虛警率的上升，將導致檢測性能下降，在雜波邊緣的檢測性能會明顯變壞。平均選小恒虛警檢測器(SO-CFAR)是就干擾目標提出的，但也僅在大干擾目標的情況下有效，而當兩個相差不大的大干擾出現在檢測單元兩側時，性能惡化，所以這種方案的局限性很大。平均選大恒虛警檢測器(GO-CFAR)可以明顯消除普通單元平均對數恒虛警電路在雜波過渡區(qū)內存在的虛警增加的現象。單目標、均勻雜波背景情況下，GO-CFAR是這幾種方法中最優(yōu)的。

2 恒虛警電路設計
    著陸雷達恒虛警電路采用平均選大恒虛警檢測方法。恒虛警檢測器的參考單元N取16，如圖1所示。

    設計思路是：將檢測點的幅度減去噪聲的平均值(由虛警電位器調整)，再將相鄰七個距離單元的信號進行相關運算，若超出虛警門限，則作為有用目標信號處理，輸出高電平，打開實時信號選擇支路；若低于虛警門限，則作為虛警信號處理，輸出低電平，關閉實時信號選擇支路，阻止視頻信號輸出。圖中，被測信號單元兩側各空一個單元，使目標信號本身不參與雜渡均值的估計，這樣可以避免被測單元對雜波強度估計值的影響。

3 實現電路
    ADI公司的ADSP TS201處理器片內集成大容量存儲器，兼有ASIC和FPGA的信號處理性能，能夠支持本次設計的實現，其實現電路組成如圖2所示。

    其中先出寄存器模塊FIFO1存貯前8個距離單元的回波數據，而先進先出寄存器模塊FIFO2存貯后8個距離單元的回波數據之和的平均值。輸入數據進入芯片內部，經累加電路(采用加新值，減舊值的方案)，前8個距離單元數據之和，在CP4脈沖到來時打入寄存器Rag1中，同時后8個距離單元數據之和的平均值也由FIFO2中取出，并存在寄存器Rag2中，二者經選大后大者存在寄存器Pag5中，同時被測數據也存入寄存器Rag4中，二數據經減法運算，其差送出芯片，再經反對數電路，得到恒虛警輸出。
    8個距離單元的數據累加器，在零距離的前8個距離單元時間內要完成初始化過程：加新值減去零，這樣經過8個距離單元，累加寄存器內將保持著前8個距離單元的數據之和，從第9個距離單元開始，才進行“加新減舊”運算，這樣使累加器和寄存器內總是保存當前最新8個距離單元的數據之和。這樣，只有經過19個距離單元，后8個距離單元數據之和的平均值才有效。故FPGA內部需產生兩個清零信號：FIFO1輸出寄存器清零信號為CLR1，FIFO2輸出寄存器清零信號為CLR2。雷達的航向天線和下滑天線是以1 Hz的頻率交替工作的。當天線轉換時，其存貯器內仍保留著另一個天線掃描時的數據，這些數據需要廢棄，而要存貯掃描后的新數據，且要不斷地更新。當接收到天線轉換的信息時，要產生兩個清零信號：CLR1和CLR2，分別對兩個存貯器清零。
    估直流電路是在雷達休止期內，取16個距離單元，電平在恒虛警和非恒虛警兩種工作狀態(tài)時，直流電平基本不變。

4 仿真驗證
    運用針對ADI公司的DSP器件而專門開發(fā)的平臺一Visual DSP++進行編程仿真，驗證所設計的恒虛警電路功能。輸入一組雷達原始數據，對其進行處理，根據輸出的波形驗證此檢測器。輸入信號波形如圖3所示，輸出信號波形如圖4所示。

    由圖3可知，目標信號湮沒在各種噪聲中，必須經過濾波處理才能得到所需信號波形。將雷達信號數據輸入仿真系統(tǒng)，從圖4輸出信號波形上看，波形較為理想，達到了預期目標。
    通過仿真驗證，發(fā)現輸出信號已經將雜波大部分濾除，所得信號基本與所需目標信號一致，結果比較理想，說明設計比較合理。

5 結束語
    文中著重介紹了一種著陸雷達恒虛警處理的實現方法，并在FPGA上進行了電路設計，最后通過仿真進行了驗證，取得了較好的效果。