開發(fā)與現(xiàn)代半導(dǎo)體工藝兼容的半導(dǎo)體全電控量子芯片是量子計(jì)算機(jī)研制的重要方向之一。半導(dǎo)體量子點(diǎn)量子比特的制備、操控和多比特?cái)U(kuò)展是該研究方向的核心任務(wù)。郭國(guó)平研究組長(zhǎng)期致力于半導(dǎo)體量子芯片的開發(fā)，目標(biāo)是掌握半導(dǎo)體量子芯片制備與操控的核心工藝技術(shù)，先后于2013年實(shí)現(xiàn)了半導(dǎo)體量子點(diǎn)單電荷量子比特超快普適量子邏輯門(Nature Communications. 4:1401 (2013))，2015年實(shí)現(xiàn)了半導(dǎo)體量子點(diǎn)兩電荷量子比特的控制非邏輯門(Nature Communications. 6:7681 (2015))，并以此構(gòu)建了基于半導(dǎo)體電荷量子比特的單比特和兩比特邏輯門單元庫(kù)。

三量子比特Toffoli門由兩個(gè)控制比特和一個(gè)目標(biāo)比特構(gòu)成，目標(biāo)比特的量子態(tài)受控于兩個(gè)控制比特的量子態(tài)，是量子計(jì)算研究中一個(gè)普適的量子邏輯門。Toffoli門是構(gòu)建量子糾錯(cuò)碼的關(guān)鍵元素之一，用單比特門和兩比特門組合來(lái)構(gòu)建三量子比特Toffoli門需要多達(dá)六個(gè)兩比特控制非門和十個(gè)單比特門，因此一次性構(gòu)建三量子比特Toffoli門可以大幅減少量子比特門操控的次數(shù)，突破現(xiàn)有退相干時(shí)間的限制，進(jìn)一步提高量子計(jì)算的效率。研究者通過(guò)理論計(jì)算分析，設(shè)計(jì)了T型電極開口式六量子點(diǎn)結(jié)構(gòu)，該結(jié)構(gòu)使得控制比特與目標(biāo)比特有較強(qiáng)的耦合，同時(shí)兩個(gè)控制比特之間的耦合較小，很好地滿足了實(shí)現(xiàn)兩個(gè)控制比特對(duì)目標(biāo)比特受控非門的操控要求，利用優(yōu)化設(shè)計(jì)的高頻脈沖量子測(cè)控電路，成功實(shí)現(xiàn)了世界上第一個(gè)基于半導(dǎo)體量子點(diǎn)體系的三電荷量子比特Toffoli邏輯門，為可擴(kuò)展、可集成化半導(dǎo)體量子芯片的研制奠定了堅(jiān)實(shí)的基礎(chǔ)。