什么是PCB布線之并行總線與串行總線?你知道嗎?想成為一名成功的PCB設(shè)計(jì)工程師，具備基本設(shè)計(jì)技巧是基本功，而想設(shè)計(jì)更好的PCB板，要比別人知道的更多，熟練不同功能性板子架構(gòu)，以及元器件之間是否兼容等細(xì)節(jié)的把控。下面我們分享一下高速信號(hào)布線的并行總線和串行總線需要掌握要點(diǎn)?

總線

總線是兩個(gè)或兩個(gè)以上設(shè)備通訊的共享物理通路，是信號(hào)線的集合，是多個(gè)部件間的公共連線，用于在各個(gè)部件間傳輸信息。接照工作模式不同，總線可以分為兩種類型：一種是并行總線，一種是串行總線。

并行總線

同一時(shí)刻可以傳輸多位數(shù)據(jù)，好比是一條允許多輛車并排開的寬敞道路，而且它還有雙向單向之分。

串行總線

在同一時(shí)刻只能傳輸一個(gè)數(shù)據(jù)，好比只容許一輛車行走的狹窄道路，數(shù)據(jù)必須一個(gè)接一個(gè)傳輸、看起來仿佛一個(gè)長長的數(shù)據(jù)串，故稱為“串行”。

并行傳輸最好的例子就是存儲(chǔ)芯片DDR，它是有一組數(shù)據(jù)線D0—D7，加DQS，DQM，這一組線是一起傳輸?shù)?，無論哪位產(chǎn)生錯(cuò)誤，數(shù)據(jù)都不會(huì)正確的傳送過去，只有重新傳輸。所以數(shù)據(jù)線每根線要等長，必須得繞幾下才行。

串行數(shù)據(jù)就不一樣，數(shù)據(jù)是一位一位的傳，位與位之間是沒有聯(lián)系的。不會(huì)因?yàn)檫@位有錯(cuò)誤，使下一位不能傳輸。并行數(shù)據(jù)是一組數(shù)據(jù)其中一位不對(duì)，整組數(shù)據(jù)都不行。

布線要求

并行總線的布線要求

(1)建議總線優(yōu)選內(nèi)層布線，盡量增大與其它布線的間距。

(2)除特殊要求外，單線設(shè)計(jì)阻抗保證50歐，差分設(shè)計(jì)阻抗保證100歐。

(3)建議同一組總線保持布線基本等長，與時(shí)鐘線遵循一定的時(shí)序關(guān)系，參照時(shí)序分析強(qiáng)果控制布線長度。

(4)建議盡可能的靠近本組總線的I/O電源或GND參考平面，保證參考平面的完整性。

(5)上升時(shí)間小于1ns的總線，要求有完整參考平面，不得跨分割。

(6)建議低位地址總線參照時(shí)鐘布線要求。

(7)蛇形繞線線的間距不得小于3倍線寬。

高速串行總線的布線要求

頻率高于100Mbps的串行總線，在布線設(shè)計(jì)中除遵循并行總線通用的串?dāng)_控制、布線規(guī)則之外，還需額外考慮一些要求：

(1)高速串行總線需要考慮布線的損耗，確定線寬線長。

(2)建議一般情況下線寬不小于5mil，布線盡量短。

(3)高速串行總線除Fanout過孔外，盡量不要打孔換層。

(4)串行總線所涉及的插件管腳，速率達(dá)3.125Gbps以上時(shí)，應(yīng)優(yōu)化反焊盤以減少阻抗不連續(xù)帶來的不射影響。

(5)建議高速串行總線布線換層時(shí)，選擇使用過孔Stub最小的布線層，對(duì)于到連接器的信號(hào)，在布線空間有限時(shí)，過孔Stub短的布線層，優(yōu)先分配給發(fā)送端。

(6)建議速率達(dá)3.125Gbps或以上時(shí)，信號(hào)過孔旁打地孔，AC藕合電容也要對(duì)反焊盤特殊處理。

(7)如果高速信號(hào)過孔采用背鉆處理，需要考慮電源地平面通流能力變小，以及通流瓶頸變窄后的濾波環(huán)路電感增大帶來的影響。

(8)高速信號(hào)避開平面層的分割線，信號(hào)線邊緣與分割線邊緣空間水平間距保證3W。

(9)收發(fā)兩個(gè)方向的高速信號(hào)，不能交叉在一起走線。以上就是PCB布線之并行總線與串行總線解析，希望能給大家?guī)椭?