原理圖輸入好像是一個容易的工作，但它是整個電子設計的基礎，任何簡單的錯誤都會給整個設計帶來返工和項目延遲，經(jīng)常出現(xiàn)的錯誤包括電源接錯或漏接、端接錯誤、二極管方向錯誤、驅(qū)動強度計算錯誤等。75%的項目都需要費時、費力的修改和返工。檢查復雜單板（原理圖幾十上百頁）都不容易，更何況還要檢查多板系統(tǒng)的連接。一次正確對于電子設計來說非常重要。

設計評審環(huán)節(jié)依賴人工檢查來發(fā)現(xiàn)可能的設計錯誤，自動化的方法可以用程序來發(fā)現(xiàn)這些錯誤，幫助設計師更好地設計電路功能。

本次網(wǎng)絡研討會將演示在原理圖設計階段，減少設計錯誤、降低設計風險的方法和手段。  

如何減少設計錯誤？

7月7日晚上20:00-21:00

尤立夫 

1998年畢業(yè)于哈爾濱工程大學，并獲得工學博士學位。至今擁有20年EDA行業(yè)從業(yè)經(jīng)驗，目前擔任Mentor PCB產(chǎn)品部技術市場工程師職務。在電子系統(tǒng)設計和仿真，數(shù)據(jù)管理等方面擁有豐富的經(jīng)驗和背景。

 掃描二維碼參與活動

另外，參加本次線上研討會并參與問卷，還可領取一份精美禮品！