日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁 > 汽車電子 > 汽車安全系統(tǒng)設(shè)計(jì)
[導(dǎo)讀] 1. 引言 汽車在出廠之前,從研發(fā)設(shè)計(jì)到整車下線要經(jīng)過嚴(yán)格的檢測,以確保產(chǎn)品的質(zhì)量和各分系統(tǒng)工作的可靠性和安全性。隨著汽車電子技術(shù)的發(fā)展,測試項(xiàng)目和要求也越來越多,因而測試系統(tǒng)的可擴(kuò)展性

1. 引言

汽車在出廠之前,從研發(fā)設(shè)計(jì)到整車下線要經(jīng)過嚴(yán)格的檢測,以確保產(chǎn)品的質(zhì)量和各分系統(tǒng)工作的可靠性和安全性。隨著汽車電子技術(shù)的發(fā)展,測試項(xiàng)目和要求也越來越多,因而測試系統(tǒng)的可擴(kuò)展性越來越受關(guān)注。新一代汽車電子系統(tǒng)測試技術(shù)越來越著重于在行駛中完成各種機(jī)電系統(tǒng)運(yùn)行狀態(tài)的測試,以便縮短測試時(shí)間,完成可靠性檢測。汽車測試類型多樣,涉及不同的信號類型,比如:通過多測點(diǎn)的溫度測量來檢驗(yàn)空調(diào)系統(tǒng)的功效;通過監(jiān)控CAN網(wǎng)絡(luò)以保證各控制單元或設(shè)備間正常通信;通過加速度測量來驗(yàn)證平順性。這些不同性質(zhì)的測試,往往需要不同的測試設(shè)備來完成;工程師需要去熟悉這些不同的測試設(shè)備。

為了保證順利完成試驗(yàn)?zāi)康?,測試系統(tǒng)必須具備高度的可靠性,比如,確保在汽車碰撞試驗(yàn)中將傳感器測量數(shù)據(jù)和圖像數(shù)據(jù)記錄下來。另外,測試環(huán)境比較復(fù)雜,比如燃料電池測試中的電池堆共模電壓可能超過千伏,需要有良好的對地隔離性能??紤]測試空間、預(yù)算等因素,廠商也希望能夠用一個(gè)集成的高度可靠的測試系統(tǒng)替代這些不同的分立測試設(shè)備,可根據(jù)具體應(yīng)用定義功能,同時(shí)又能滿足測試環(huán)境和技術(shù)指標(biāo)的要求。

因?yàn)楝F(xiàn)場可編程門陣列(FPGA)技術(shù)具有自定義邏輯功能和高可靠性的特點(diǎn),所以,工程師可將FPGA技術(shù)融入測試系統(tǒng),解決上述車載測試?yán)щy,同時(shí)滿足低成本、系統(tǒng)可擴(kuò)展性和復(fù)雜的測試環(huán)境要求。本文將探討FPGA相關(guān)技術(shù)在車載測試中的應(yīng)用。

2. FPGA技術(shù)一個(gè)平臺多種應(yīng)用

FPGA(Field Programmable Gate Array),是PAL、GAL、PLD等可編程器件進(jìn)一步發(fā)展的產(chǎn)物,其邏輯功能由內(nèi)部規(guī)則排列的邏輯單元陣列(Logic Cell Array)完成。邏輯單元陣列內(nèi)部包括可配置邏輯模塊(Configurable Logic Block)、輸入輸出模塊(Input Output Block)和內(nèi)部連線(Interconnect)三個(gè)部分。工程師可通過軟件編程實(shí)現(xiàn)FPGA內(nèi)部的邏輯模塊和I/O模塊的重新配置,以實(shí)現(xiàn)自定義的邏輯。

FPGA技術(shù)有很多優(yōu)勢,包括自定義I/O硬件定時(shí)和同步、高度可靠性、數(shù)字信號處理和分析等。這些優(yōu)勢為快速增長的汽車電子測試技術(shù)提供了靈活的低成本解決方案。下文以車載測試為例進(jìn)行討論。

不同車載測試的技術(shù)指標(biāo)也不同,包括采樣率、信號調(diào)理、處理和分析。比如,采樣率范圍從GPS數(shù)據(jù)記錄的15Hz到碰撞試驗(yàn)的200kHz不等。而FPGA直接連接到數(shù)字和模擬I/O,可對各通道定義不同的采樣率和觸發(fā)。所以,可應(yīng)用FPGA技術(shù)實(shí)現(xiàn)單個(gè)系統(tǒng)解決所有這些車載測試應(yīng)用,避免定制硬件或多個(gè)測試系統(tǒng)的需要。即單個(gè)FPGA平臺既可用于低速、高精度GPS或溫度記錄;又可通過快速編程實(shí)現(xiàn)用于有高采樣率要求的碰撞試驗(yàn);也可將不同采樣率以并行方式共存于同一個(gè)測量應(yīng)用中,比如,在配置FPGA實(shí)現(xiàn)10Hz溫度采集的同時(shí)進(jìn)行50kHz的振動測試;并可實(shí)現(xiàn)任何I/O之間的同步,比如,實(shí)現(xiàn)CAN總線數(shù)據(jù)和數(shù)字或模擬I/O信號間納秒級的同步測量。沒有FPGA技術(shù),則很難實(shí)現(xiàn)單個(gè)系統(tǒng)同時(shí)滿足這些不同的車載測試需求。

應(yīng)用FPGA技術(shù),可對任何傳感器信號進(jìn)行高級信號處理和分析。在很多信號處理系統(tǒng)中,底層的信號預(yù)處理算法要處理大量的數(shù)據(jù),對處理速度要求很高,但算法相對簡單,可用FPGA進(jìn)行編程實(shí)現(xiàn)。此外,可很方便地在FPGA上實(shí)現(xiàn)對所采集的信號作數(shù)字濾波運(yùn)算、快速傅立葉變換(FFT)、加窗等多種信號處理和分析。傳感器級信號處理和分析功能使FPGA技術(shù)已成功應(yīng)用于高速數(shù)據(jù)采集處理卡和高速圖像采集處理卡的研發(fā)。

此外,利用FPGA可自定義邏輯功能開發(fā)定制板卡,用于發(fā)動機(jī)控制單元(ECU)的快速原型設(shè)計(jì)和硬件在環(huán)仿真(HIL)等研究。FPGA可實(shí)現(xiàn)硬件層面極快的閉環(huán)控制循環(huán)速率。通過FPGA編程對CAN、模擬或數(shù)字的信號輸入作出快速響應(yīng),同時(shí)FPGA的并行性允許將多個(gè)快速控制循環(huán)集成在同一個(gè)系統(tǒng)中。例如,Drivven公司應(yīng)用FPGA的可重復(fù)配置性能,實(shí)現(xiàn)了Yamaha YZF-R6發(fā)動機(jī)控制系統(tǒng)的原型設(shè)計(jì),而避免了在設(shè)計(jì)過程中購買多個(gè)定制硬件的需要,從而降低了成本;MicroNova同樣使用基于具有高可靠性、可定制邏輯功能的FPGA硬件平臺實(shí)現(xiàn)了世界上第一個(gè)V12汽油發(fā)動機(jī)的硬件在環(huán)仿真。

3. 圖形化FPGA編程

FPGA技術(shù)有很多優(yōu)點(diǎn),比如可自定義邏輯、高可靠性等,可廣泛應(yīng)用于車載測試和開發(fā)定制板卡。但工程師在FPGA編程時(shí),往往需要掌握硬件設(shè)計(jì)語言如VHDL之類的知識。而圖形化開發(fā)工具,比如NaTIonal Instruments (NI)的高效圖形化開發(fā)環(huán)境LabVIEW,則是專為需要建立靈活的可擴(kuò)展性測試測量和控制應(yīng)用系統(tǒng)的工程師和科學(xué)家設(shè)計(jì)的,以滿足他們以最小的成本、最快速的開發(fā)系統(tǒng)的需求。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國,上?!?026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個(gè)獲得美國國家標(biāo)準(zhǔn)協(xié)會認(rèn)...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

在工業(yè)自動化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨(dú)特的“飛過處理”機(jī)制,已成為實(shí)時(shí)控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過每個(gè)從站時(shí),硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線

在復(fù)雜的SoC芯片設(shè)計(jì)流程中,硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時(shí),軟件團(tuán)隊(duì)只能基于指令集模擬器(ISS)進(jìn)行開發(fā),不僅速度慢如蝸牛,且無法捕捉真實(shí)硬件的時(shí)序細(xì)節(jié)。此時(shí),F(xiàn)PGA原型驗(yàn)...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計(jì)算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實(shí)時(shí)性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過"前端FPGA...

關(guān)鍵字: 邊緣計(jì)算 NVIDIA Jetson FPGA

在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實(shí)現(xiàn)以太網(wǎng)MAC(媒體訪問控制)層的理想平臺。然而,面對1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...

關(guān)鍵字: 以太網(wǎng) MAC FPGA

在FPGA實(shí)現(xiàn)數(shù)字信號處理(DSP)算法時(shí),DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運(yùn)算(MAC)的優(yōu)化實(shí)現(xiàn),分享流水線設(shè)計(jì)與資源復(fù)用的實(shí)用技巧,幫助開發(fā)者在有限資源下實(shí)現(xiàn)更高吞...

關(guān)鍵字: FPGA DSP

在異構(gòu)計(jì)算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們試圖通過OpenCL將FPGA納入統(tǒng)一計(jì)算平臺時(shí),一個(gè)巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...

關(guān)鍵字: OpenCL FPGA

將成熟的ASIC設(shè)計(jì)遷移至FPGA平臺,絕非簡單的“復(fù)制粘貼”。ASIC設(shè)計(jì)追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...

關(guān)鍵字: ASIC FPGA

在高性能FPGA設(shè)計(jì)中,DSP48E2 Slice絕非僅僅是一個(gè)簡單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費(fèi)其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預(yù)加器、...

關(guān)鍵字: DSP48E2 FPGA

在浩瀚宇宙中,高能粒子如隱形的子彈,時(shí)刻轟擊著航天器的電子核心。對于FPGA而言,單粒子翻轉(zhuǎn)(SEU)可能導(dǎo)致邏輯狀態(tài)突變,引發(fā)災(zāi)/難性后果。此時(shí),三模冗余(TMR)技術(shù)便成為守護(hù)系統(tǒng)可靠的“神盾”,它通過硬件代價(jià)換取極...

關(guān)鍵字: 抗輻射加固設(shè)計(jì) FPGA 三模冗余
關(guān)閉