日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

<span id="kavxx"></span>
    • <strike id="kavxx"></strike>
      當(dāng)前位置:首頁 > 智能硬件 > 人工智能AI
      [導(dǎo)讀] 摘 要: 使用分段非線性逼近算法計算超越函數(shù),以神經(jīng)網(wǎng)絡(luò)中應(yīng)用最為廣泛的Sigmoid函數(shù)為例,結(jié)合函數(shù)自身對稱的性質(zhì)及其導(dǎo)數(shù)不均勻的特點(diǎn)提出合理的分段方法,給出分段方式同逼近多項(xiàng)式階數(shù)對逼近結(jié)

      摘 要: 使用分段非線性逼近算法計算超越函數(shù),以神經(jīng)網(wǎng)絡(luò)中應(yīng)用最為廣泛的Sigmoid函數(shù)為例,結(jié)合函數(shù)自身對稱的性質(zhì)及其導(dǎo)數(shù)不均勻的特點(diǎn)提出合理的分段方法,給出分段方式同逼近多項(xiàng)式階數(shù)對逼近結(jié)果精度的影響。完成算法在FPGA上的硬件實(shí)現(xiàn),給出一種使用三階多項(xiàng)式處理Sigmoid函數(shù)的擬合結(jié)果及流水線架構(gòu),處理精度達(dá)到10-5數(shù)量級,最大頻率達(dá)到127.327 MHz,滿足了高速、高精度的處理要求。
       

      0 引言

      在實(shí)時圖像處理、數(shù)字信號處理等領(lǐng)域內(nèi),經(jīng)常需要對非線性函數(shù)進(jìn)行高速計算[1]。而在人工神經(jīng)網(wǎng)絡(luò)中更是需要對大量的非線性函數(shù)進(jìn)行計算。因此,在人工神經(jīng)網(wǎng)絡(luò)的研究領(lǐng)域內(nèi),研究如何高速地處理非線性函數(shù)具有十分重要的意義。在人工神經(jīng)網(wǎng)絡(luò)中應(yīng)用最為廣泛的是Sigmoid函數(shù)。目前對于Sigmoid函數(shù)實(shí)現(xiàn)技術(shù)的研究主要分為軟件實(shí)現(xiàn)和硬件實(shí)現(xiàn)兩個方面。由于軟件相比硬件而言速度較慢并且并行程度很低,所以無法滿足其快速處理的要求[2]。因此,在超大規(guī)模集成電路快速發(fā)展的當(dāng)今時期,研究如何利用硬件快速處理Sigmoid函數(shù)顯然更加有意義。

      FPGA憑借其可重構(gòu)技術(shù)的靈活性,成為解決Sigmoid函數(shù)高速計算問題的有力工具。目前利用FPGA計算Sigmoid函數(shù)常用的方法有查找表法、CORDIC算法、Taylor級數(shù)展開法和分段線性逼近法。查找表法[3]提前將所有的計算結(jié)果保存在一個ROM中,這種方法計算方便且容易實(shí)現(xiàn),但是隨著函數(shù)計算精度的提高和擬合區(qū)間的增加,其所需求的存儲資源會顯著增加,資源消耗很高。CORDIC算法[4]通過多次迭代將一些復(fù)雜的運(yùn)算轉(zhuǎn)換成為簡單的運(yùn)算,但是隨著精度增高,其算法的迭代次數(shù)也會提高,計算速度會減慢。Taylor級數(shù)展開法[5]在精度要求較高的條件下會增加乘法器和加法器的使用,資源消耗巨大。分段線性逼近法[6-7]將查找表和低階多項(xiàng)式相結(jié)合,計算速度較快,是當(dāng)前解決此問題的主流方法,然而在有限的分段區(qū)間用低階的多項(xiàng)式進(jìn)行擬合運(yùn)算,其計算結(jié)果在精度上并沒有優(yōu)勢,難以實(shí)現(xiàn)高精度的運(yùn)算要求。

      為了解決上述問題,本文采用傳統(tǒng)的分段非線性逼近法來處理Sigmoid函數(shù)。文獻(xiàn)[8]中使用了分段非線性逼近法來處理神經(jīng)網(wǎng)絡(luò)中常見的雙曲正切函數(shù),然而文中并沒有給出分段方法的依據(jù),同時在各小段的分段區(qū)間所得到的精度也差異很大。因此,本文針對這一問題,以Sigmoid函數(shù)為研究對象,結(jié)合Sigmoid函數(shù)自身對稱及其導(dǎo)數(shù)不均勻的性質(zhì),利用數(shù)值分析中的最小二乘法作為逼近原理,給出合理的分段方式。同時給出對比均勻分段的處理方式下逼近精度的差異情況。利用硬件描述語言實(shí)現(xiàn)硬件結(jié)構(gòu)的設(shè)計,并在Xilinx Virtex-5系列的XC5VLX110T器件上完成實(shí)際驗(yàn)證和性能測試,從資源使用、運(yùn)算速度同計算精度等方面對設(shè)計結(jié)果進(jìn)行合理評估。

      1 Sigmoid函數(shù)的分段非線性擬合方案及結(jié)果分析

      分段非線性逼近法的基本原理是用高階多項(xiàng)式來逼近曲線。首先將待逼近函數(shù)按照一定的方式進(jìn)行分段,之后對每一個小段構(gòu)建高階多項(xiàng)式近似地代替原曲線,從而將復(fù)雜的非線性函數(shù)的計算問題轉(zhuǎn)換成為多項(xiàng)式的計算問題。

      由泰勒公式的原理可知,函數(shù)在某一點(diǎn)按照泰勒公式展開,隨著展開的項(xiàng)數(shù)越來越多,逼近式的誤差會越來越小。并且,隨著項(xiàng)數(shù)的增加,每一項(xiàng)在數(shù)值上逐漸遞減,并最終趨向于無窮小。函數(shù)在某一點(diǎn)按照泰勒公式展開,保留N階多項(xiàng)式時,其之后的所有項(xiàng)數(shù)均影響誤差,并且(N+1)階導(dǎo)函數(shù)的數(shù)值直接影響N階多項(xiàng)式的逼近結(jié)果。具體影響的方式為:N+1階導(dǎo)數(shù)取絕對值后,其值越大,表明函數(shù)在這一點(diǎn)處使用N階多項(xiàng)式逼近的誤差越高,因此在這點(diǎn)處對應(yīng)的分段區(qū)間間隔應(yīng)該相對較??;其值越小,表明函數(shù)在這一點(diǎn)處使用N階多項(xiàng)式逼近的誤差越低,因此在這點(diǎn)處對應(yīng)的分段區(qū)間間隔應(yīng)該相對較大。在考慮分段時,可以根據(jù)N+1階導(dǎo)數(shù)的數(shù)值大小,將函數(shù)的分段區(qū)間進(jìn)行動態(tài)調(diào)整,避免造成誤差過大。通過這樣的處理方式,可以對分段方式進(jìn)行一些優(yōu)化。下面結(jié)合Sigmoid函數(shù)進(jìn)行具體分析。

      首先分析Sigmoid函數(shù)及其導(dǎo)函數(shù)的性質(zhì),如圖1。F(x)為Sigmoid函數(shù),G(x)為其4階導(dǎo)函數(shù)。在保證足夠的分段區(qū)間時,使用3階多項(xiàng)式就能夠得到較高的逼近精度。因此,本文使用3階多項(xiàng)式逼近Sigmoid函數(shù),4階導(dǎo)函數(shù)G(x)直接影響逼近的誤差。通過研究圖像,得出以下結(jié)論:

      (1)Sigmoid函數(shù)F(x)是以點(diǎn)(0,0.5)為對稱中心的函數(shù),因此在計算Sigmoid函數(shù)值時只需計算正區(qū)間或負(fù)區(qū)間,另一半可通過對稱關(guān)系得到;

      (2)以正區(qū)間為研究對象,Sigmoid函數(shù)的4階導(dǎo)數(shù)在x=1處附近取得最大值,并向兩側(cè)衰減,隨著x的不斷增大,4階導(dǎo)數(shù)最終趨向于0。

      本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
      換一批
      延伸閱讀

      中國,上?!?026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個獲得美國國家標(biāo)準(zhǔn)協(xié)會認(rèn)...

      關(guān)鍵字: 物理人工智能 傳感器 FPGA

      在工業(yè)自動化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨(dú)特的“飛過處理”機(jī)制,已成為實(shí)時控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過每個從站時,硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

      關(guān)鍵字: EtherCAT FPGA 總線

      在復(fù)雜的SoC芯片設(shè)計流程中,硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時,軟件團(tuán)隊(duì)只能基于指令集模擬器(ISS)進(jìn)行開發(fā),不僅速度慢如蝸牛,且無法捕捉真實(shí)硬件的時序細(xì)節(jié)。此時,F(xiàn)PGA原型驗(yàn)...

      關(guān)鍵字: SoC 硬件加速 FPGA

      在工業(yè)4.0浪潮中,邊緣計算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實(shí)時性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過"前端FPGA...

      關(guān)鍵字: 邊緣計算 NVIDIA Jetson FPGA

      在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實(shí)現(xiàn)以太網(wǎng)MAC(媒體訪問控制)層的理想平臺。然而,面對1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...

      關(guān)鍵字: 以太網(wǎng) MAC FPGA

      在FPGA實(shí)現(xiàn)數(shù)字信號處理(DSP)算法時,DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運(yùn)算(MAC)的優(yōu)化實(shí)現(xiàn),分享流水線設(shè)計與資源復(fù)用的實(shí)用技巧,幫助開發(fā)者在有限資源下實(shí)現(xiàn)更高吞...

      關(guān)鍵字: FPGA DSP

      在異構(gòu)計算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們試圖通過OpenCL將FPGA納入統(tǒng)一計算平臺時,一個巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...

      關(guān)鍵字: OpenCL FPGA

      將成熟的ASIC設(shè)計遷移至FPGA平臺,絕非簡單的“復(fù)制粘貼”。ASIC設(shè)計追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...

      關(guān)鍵字: ASIC FPGA

      在高性能FPGA設(shè)計中,DSP48E2 Slice絕非僅僅是一個簡單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費(fèi)其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預(yù)加器、...

      關(guān)鍵字: DSP48E2 FPGA

      在浩瀚宇宙中,高能粒子如隱形的子彈,時刻轟擊著航天器的電子核心。對于FPGA而言,單粒子翻轉(zhuǎn)(SEU)可能導(dǎo)致邏輯狀態(tài)突變,引發(fā)災(zāi)/難性后果。此時,三模冗余(TMR)技術(shù)便成為守護(hù)系統(tǒng)可靠的“神盾”,它通過硬件代價換取極...

      關(guān)鍵字: 抗輻射加固設(shè)計 FPGA 三模冗余
      關(guān)閉