在一個電路系統(tǒng)中， 時鐘是必不可少的一部分。如人的心臟的作用，如果電路系統(tǒng)的時鐘出錯了，系統(tǒng)就會發(fā)生紊亂，因此在PCB 中設計，一個好的時鐘電路是非常必要的。我們常用的時鐘電路有：晶體、晶振、分配器。有些IC 用的時鐘可能是由主芯片產(chǎn)生的，但追根溯源， 還是由上述三者之一產(chǎn)生的。
晶體
1，引腳盡量與芯片距離近，防止受到其他信號干擾。當然也防止它干擾別的線路，因為它是信號源。
2，盡量選擇鐵殼晶振，其抗干擾能力強些。
3，晶振下面所有層不能走線，并鋪GND銅皮。
4，晶振附近也不要有太近的數(shù)字信號線。
5，其負載電容的回流地一定要短。
6，對晶振進行GND包圍。部分地方開窗漏GND銅，把晶振外殼焊接到開窗漏GND銅的地方。
7，布局時先經(jīng)過電容后經(jīng)過晶振
PCB 中常用的晶體封裝有： 2 管腳的插件封裝，SMD 封裝、 4 管腳的 SMD 封裝
盡管晶體有不同的規(guī)格，但它們的基本電路設計是一致的，因此 PCB 的布局、布線規(guī)
則也是通用的?；镜碾娐吩O計如下圖：
從電路原理圖中可以看出，電路由晶體 +2 個電容組成，這兩個電容分別為增益電容和相位電容。
晶體電路布局時，兩個電容靠近晶體放置 ，布局效果圖如下：
布線時，晶體的一對線要走成 類差分 的形式， 線盡量短 、且要 加粗 并進行 包地處理 ， 效
果如下圖：
上述的是最基本和最常見的晶體電路設計，也有一些變形設計，如加串阻、測試點等，
如下圖 ，設計思路還是一致的：
結合上述，布局應注意：
1. 和 IC 布在同一層面，這樣可以少打孔;
2. 布局要緊湊，電容位于晶體和 IC 之間，且靠近晶體放置，使時鐘線到 IC 盡量
短;
3. 對于有測試點的情況，盡量避免 stub 或者是使 stub 盡量短;
4. 附近不要擺放大功率器件、如電源芯片、 MOS 管、電感等發(fā)熱量大的器件;
布線應注意：
1. 和 IC 同層布局，同層走線，盡量少打孔，如果打孔，需要在附近加回流地孔;
2. 類差分走線;
3. 走線要加粗，通常 8~12mil; 由于晶體時鐘波形為正弦波，所以此處按模擬設計
思路處理;
4. 信號線包地處理，且包地線或者銅皮要打屏蔽地孔;
5. 晶體電路模塊區(qū)域相當于模擬區(qū)域，盡量不要有其他信號穿過;
PCB 模塊化布局系列之時鐘電路設計 Edited by Kevin
晶振
相比于晶體電路，晶振是有源電路，主要由三部分組成：晶振 +電源濾波電路 +源端匹
配電阻：常見電路設計如下圖：
布局布線效果圖如下：
布局、布線總結：1. 濾波電容靠近電源管腳，遵循先大后小原則擺放，小電容靠得最近;
2. 匹配電阻靠近晶振擺放;如果原理圖中沒有這個電阻，可建議加上;
3. 附近不要擺放大功率器件、如電源芯片、 MOS 管、電感等發(fā)熱量大的器件;
4. 時鐘線按 50 歐姆阻抗線來走;如果時鐘線過長，可以走在內(nèi)層，打孔換層處加回
流地孔;
5. 其他信號與時鐘信號保持 4W 間距;
6. 包地處理，并加屏蔽地孔;
時鐘分配器
時鐘分配器種類比較多，在設計時保證時鐘分配器到各個 IC 的距離盡量短，通常放在
對稱的位置，例如：
時鐘分配器電路：
PCB 設計如下圖：
布局、布線總結：
1. 時鐘發(fā)生電路要靠近時鐘分配器，常見的時鐘發(fā)生電路是晶體、晶振電路;
2. 時鐘分配電路放置在對稱位置，保證到各個 IC 的時鐘信號線路盡量短;
3. 附近不要擺放大功率器件、如電源芯片、 MOS 管、電感等發(fā)熱量大的器件;
4. 時鐘信號線過長時，可以走在內(nèi)層，換層孔的 200mil 范圍內(nèi)要有回流地過孔;
下載文檔
