移動(dòng)設(shè)計(jì)轉(zhuǎn)向MIPI
在當(dāng)今世界，高科技手持式設(shè)備廣為流行，你或許會(huì)以為并行數(shù)據(jù)接口是一件過(guò)時(shí)的東西。畢竟這種架構(gòu)已面市數(shù)十年，對(duì)于如今關(guān)注小尺寸、低功耗、功能豐富的市場(chǎng)來(lái)說(shuō)，它不再被視作未來(lái)發(fā)展的候選技術(shù)。然而，仍有許多新型移動(dòng)電話和MID設(shè)計(jì)繼續(xù)采用這種舊有接口，因?yàn)樗菓?yīng)用處理器的唯一可用接口。
當(dāng)前，終端市場(chǎng)要求新設(shè)計(jì)具有更低功耗、更高數(shù)據(jù)傳輸率和更小的PCB占位空間，在這種巨大壓力之下，一些智能化且具有更高性能價(jià)格比的替代方案開(kāi)始逐漸為相關(guān)設(shè)計(jì)人員所采用?，F(xiàn)在使用的幾種基于標(biāo)準(zhǔn)的串行差分接口當(dāng)中，MIPI接口在功率敏感同時(shí)又要求高性能的移動(dòng)手持式設(shè)備領(lǐng)域中的增長(zhǎng)極為迅速。而基帶和顯示器/相機(jī)模塊對(duì)MIPI顯示器串行接口(Display Serial Interface，DSI) 和相機(jī)串行接口(Camera Serial Interface，CSI-2)協(xié)議的廣泛采納，正是這種增長(zhǎng)的主要推動(dòng)力。DSI 和 CSI-2是分別針對(duì)顯示器和相機(jī)要求的邏輯層（logical-level）協(xié)議，它們通過(guò)物理互連對(duì)主機(jī)與外設(shè)之間的數(shù)據(jù)進(jìn)行管理、差錯(cuò)和通信。 MIPI D-PHY規(guī)定了連接處理器和外設(shè)的物理層的物理及電氣特性，這些MIPI接口為服務(wù)移動(dòng)設(shè)備市場(chǎng)而專門(mén)設(shè)計(jì)。圖1所示為顯示器與相機(jī)路徑上的MIPI接口的頂層模塊示意圖。
圖1：MIPI實(shí)現(xiàn)方案模塊示意圖
這里舉兩個(gè)MIPI獲大規(guī)模采納的例子，包括兩大主流芯片組制造商英特爾（Intel）和Marvell都在它們最新的移動(dòng)芯片架構(gòu)中集成了MIPI功能，英特爾的Moorestown處理器和Marvell的Armada 600處理器都采用了基于MIPI標(biāo)準(zhǔn)的 DSI 或 CSI接口。MIPI 架構(gòu)可通過(guò)減少其差分串行接口中的I/O 數(shù)目來(lái)降低處理器的引腳數(shù)目及功耗，故是當(dāng)仁不讓的最佳選擇。動(dòng)態(tài)可調(diào)的低功耗 (LP) 和高速 (HS) 數(shù)據(jù)模式以及高速模式下的低信號(hào)擺幅（signal swing），也可為MIPI 提供比單端接口更好的EMI輻射性能和EMI抗擾性能。此外，由于連線減少，PCB設(shè)計(jì)靈活性得以提高，從而能夠改進(jìn)連接器或外設(shè)器件的布局。雖然這些優(yōu)點(diǎn)為許多串行接口所共有，但MIPI 是專門(mén)在高速(數(shù)據(jù)傳輸)模式下采用低振幅信號(hào)擺幅，針對(duì)功率敏感型應(yīng)用而量身定做的。圖2比較了MIPI與其它差分技術(shù)的信號(hào)擺幅。
圖2：幾種流行的差分?jǐn)[幅（differenTIal-swing）技術(shù)的信號(hào)振幅比較
這種架構(gòu)的另一個(gè)主要特性是可擴(kuò)展性。MIPI規(guī)定了一個(gè)差分時(shí)鐘通道(lane)和一個(gè)從1到4數(shù)量可擴(kuò)展的數(shù)據(jù)通道，可根據(jù)處理器和外設(shè)的需求來(lái)調(diào)節(jié)數(shù)據(jù)率。而且，MIPI D-PHY規(guī)范只給出了數(shù)據(jù)率范圍，并沒(méi)有規(guī)定具體的工作速率。在一個(gè)應(yīng)用中，可用的數(shù)據(jù)通道和數(shù)據(jù)率都由接口兩端的器件決定。不過(guò)，目前可用的MIPI D-PHY IP內(nèi)核可提供每數(shù)據(jù)通道高達(dá)1 Gbps的傳輸率，這種特性無(wú)疑意味著MIPI完全適用于當(dāng)前及未來(lái)的高性能應(yīng)用。
采用 MIPI作為數(shù)據(jù)接口還有一大好處。由于MIPI DSI 和 CSI-2架構(gòu)為新設(shè)計(jì)帶來(lái)了靈活性，并支持XGA顯示和高于8百萬(wàn)像素相機(jī)等令人矚目的功能，故MIPI非常適合于新的智能電話和MID設(shè)計(jì)。有了具備 MIPI功能的新處理器設(shè)計(jì)提供的帶寬能力，現(xiàn)在就可以考慮利用單個(gè)MIPI接口來(lái)實(shí)現(xiàn)高分辨率雙屏顯示和/或雙相機(jī)等新穎功能了。
在采用了這些功能的設(shè)計(jì)中，針對(duì)MIPI信號(hào)進(jìn)行設(shè)計(jì)和優(yōu)化的高帶寬模擬開(kāi)關(guān)，如飛兆半導(dǎo)體公司的FSA642，可用于多個(gè)顯示屏或相機(jī)組件之間的切換。 FSA642是一款高帶寬三路差分單刀雙擲 (SPDT)模擬開(kāi)關(guān)，能夠?qū)崿F(xiàn)兩個(gè)外設(shè)MIPI器件之間共享一路MIPI 時(shí)鐘通道和兩路MIPI數(shù)據(jù)通道。這樣的開(kāi)關(guān)可以提供一些額外的優(yōu)點(diǎn)：對(duì)未選擇器件的雜散信號(hào)(stub)進(jìn)行隔離，并提高布線和外設(shè)布局的靈活性。為了確保MIPI互連路徑上的這些物理開(kāi)關(guān)的成功設(shè)計(jì)，除帶寬之外，還必須考慮以下一些主要的開(kāi)關(guān)參數(shù)：
1. 關(guān)斷隔離：為了保持有源時(shí)鐘/數(shù)據(jù)路徑的信號(hào)完整性，要求開(kāi)關(guān)具備高效的關(guān)斷隔離性能。對(duì)于200mV、最大共模失配（common-mode mismatch）5mV的高速M(fèi)IPI差分信號(hào)，開(kāi)關(guān)路徑之間的關(guān)斷隔離應(yīng)該為-30dBm或更好。
2. 差分延遲差：差分對(duì)內(nèi)部信號(hào)間的延遲差（skew）(差分對(duì)內(nèi)延遲差)和時(shí)鐘與數(shù)據(jù)通道差分交叉點(diǎn)之間的延遲差(通道間延遲差) 必需降至50 ps或更小。對(duì)于這些參數(shù)，這類開(kāi)關(guān)的業(yè)界同類最佳延遲差性能目前在20 ps 到 30 ps之間。
3. 開(kāi)關(guān)阻抗：在選擇模擬開(kāi)關(guān)時(shí)，第三個(gè)主要考慮事項(xiàng)是導(dǎo)通阻抗(RON) 和導(dǎo)通電容 (CON)的阻抗特性的折衷選擇。MIPI D-PHY鏈路同時(shí)支持低功耗數(shù)據(jù)傳輸和高速數(shù)據(jù)傳輸模式。因此，開(kāi)關(guān)的RON應(yīng)該平衡選擇以優(yōu)化混合工作模式的性能。理想情況下，這一參數(shù)應(yīng)該分別針對(duì)每一個(gè)工作模式而設(shè)定。結(jié)合每一模式的最佳RON，并保持很低的開(kāi)關(guān)CON對(duì)保持接收端的壓擺率(slew rate)十分重要。一般規(guī)則是，使CON 低于10 pF將有助于避免高速模式下通過(guò)開(kāi)關(guān)的信號(hào)轉(zhuǎn)換時(shí)間的惡化(延長(zhǎng))。
隨著MIPI接口架構(gòu)逐漸被移動(dòng)平臺(tái)所采用，設(shè)計(jì)人員最終可能淘汰原有的并行接口，相比以往數(shù)代設(shè)計(jì)，這種替代方案能夠節(jié)省功率、空間和成本，同時(shí)幫助終端客戶提高生產(chǎn)率，并為他們帶來(lái)更令人滿意的體驗(yàn)。下一代必備移動(dòng)設(shè)計(jì)創(chuàng)新的關(guān)鍵在于充分利用帶MIPI功能的處理器和外設(shè)所提供的靈活性和功能。
下載文檔
