音頻模擬芯片TLC320AD50C 在數(shù)據(jù)采集二次通訊中的應
[導讀]1音頻模擬芯片TLC320AD50C TI公司的TLC320AD50C采用過采樣ΣΔ技術(shù)，在DAC前有一個插值濾波器，在AD
1音頻模擬芯片TLC320AD50C
TI公司的TLC320AD50C采用過采樣ΣΔ技術(shù)，在DAC前有一個插值濾波器，在ADC后有一個抽樣濾波器，這種結(jié)構(gòu)使系統(tǒng)接收、發(fā)送可同時進行。而且TLC320AD50C可實現(xiàn)高分辨率，低速信號，高采樣率(最高可達22.5kb/s)的AD/DA轉(zhuǎn)換。它由一對16位的同步串行轉(zhuǎn)換通道組成，可直接和DSP連接進行通信?！ ?nbsp;
TLC320AD50C的特點如下：
(1)器件中的ADC為64倍過采樣，DAC為256倍過采樣(內(nèi)部)；
(2)帶有內(nèi)建抗混疊濾波器和sinx/x補償；
(3)可配置成主機或從機方式，一個串行接口可支持3個從設備和DSP進行通訊。?
TLC320AD50C中的可選項和電路配置可以通過串行口進行編程，具體可編程項有：復位，掉電，通信協(xié)議，串行時鐘率，信號采樣率，增益控制，測試模式等?！ ?nbsp;
TLC320AD50C有7個控制寄存器，其中主要4個寄存器功能如表1。由于寄存器4可修改采樣頻率，所以可能經(jīng)常被修改，二次通訊很多涉及到它。
2 TLC320AD50C與TMS320C30DSP芯片的連接
TMS320C30是TI公司浮點運算DSP芯片中比較典型的一種，它的主時鐘達到40MHz，采用32位 浮點運算處理器，可以實現(xiàn)自適應信號處理和信號轉(zhuǎn)換等高速浮點運算，是一種性價比很高的產(chǎn)品。
本文采用TLC320AD50C和TMS320C30的接口電路完成數(shù)據(jù)的采集和TLC320AD50C寄存器的讀寫 過程。TMS320C30和TLC320AD50C的接口電路如圖1。
芯片連接的主要引腳有復位信號RESET；同步信號：AD50C上FS，F(xiàn)SD(延遲幀信號)，TMS320C30上FSX(幀發(fā)送信號)，F(xiàn)SR(幀接收信號)；數(shù)據(jù)讀寫信號：DIN，DOUT，DX，DR；時鐘信號：SCLK，MCLK，CLKX；二次通信請求：AD50C上FC，C30上XF。在時鐘信號作用下，C30的幀信號(FSX，F(xiàn)SR)及數(shù)據(jù)的傳輸(DR，DX)時序圖如圖2。片外復位電路提供上電復位，晶振電路可提供10MHz以上的主時鐘頻率，數(shù)據(jù)采樣頻率和其他時鐘信號均由此頻率分配。C30與AD50C之間有兩種通信格式，即主串行通信格式和二次串行通信格式。前者用來接收和發(fā)送轉(zhuǎn)換信號，后者在有請求的時候才進行二次通信。在主串行通信格式時，有兩種數(shù)據(jù)傳送模式：16位和15+1位，可通過控制寄存器設定，省卻情況下為15+1位。采用15+1位傳送模式，其最低位D0為非數(shù)據(jù)位，輸入DAC數(shù)據(jù)的D0位為二次通信請求位，輸出ADC數(shù)據(jù)的D0位為M/S腳的狀態(tài)位?！ ?nbsp;
二次通信只有在發(fā)出請求時產(chǎn)生，當首次通信采用15+1位模式時，可以用D0進行二次通信請求，當首次通信采用16位模式時，則必須由FC腳輸入信號來產(chǎn)生二次通信請求。二次通信數(shù)據(jù)格式如圖2中所示，其中D7～D0為控制寄存器數(shù)據(jù)，D12～D8為控制寄存器地址，D13=1為讀控制寄存器數(shù)據(jù)，D13=0對控制寄存器寫數(shù)據(jù)。通過二次通信，可實現(xiàn)TLC320AD50C初始化和修改TLC320AD50C內(nèi)部控制寄存器。
?
3 數(shù)據(jù)采集電路及通訊軟件實現(xiàn)
主AD50C的FSD接到從片的FS端，見圖3。
首先對相關(guān)寄存器進行設置。如果需要8kHz采樣速率的模擬信號，且送到TMS320C30器件的時鐘輸入頻率是30MHz，則下面的值應該加載進C30串口和定時器。
具體通信過程如下：AD50C數(shù)據(jù)輸入輸出與C30數(shù)據(jù)接收管腳相連，AD50C發(fā)出的幀頻信號通過FS腳與C30達到同步，F(xiàn)SD為同步延時信號，主要用來擴展主從器件，AD50C上M/S可控制AD50C的主從方式。C30中時鐘和同步信號腳可用軟件設置成外部輸入，這樣數(shù)據(jù)發(fā)送/接收，幀同步，時鐘信號均由AD50C產(chǎn)生，主時鐘(MCLK)信號由晶振提供，F(xiàn)C、XF端作為二次通訊請求，假設數(shù)據(jù)傳輸格式為16位，則FC高電平時發(fā)出二次通訊請求?！ ?nbsp;
程序的流程圖見圖4。
4結(jié)束語
本文就兩種典型的芯片連接進行了介紹，從而很好地實現(xiàn)了數(shù)據(jù)的采集過程中寄存器的數(shù)據(jù)讀寫，在實際中也得到了很好的應用。
TI公司的TLC320AD50C采用過采樣ΣΔ技術(shù)，在DAC前有一個插值濾波器，在ADC后有一個抽樣濾波器，這種結(jié)構(gòu)使系統(tǒng)接收、發(fā)送可同時進行。而且TLC320AD50C可實現(xiàn)高分辨率，低速信號，高采樣率(最高可達22.5kb/s)的AD/DA轉(zhuǎn)換。它由一對16位的同步串行轉(zhuǎn)換通道組成，可直接和DSP連接進行通信?！ ?nbsp;
TLC320AD50C的特點如下：
(1)器件中的ADC為64倍過采樣，DAC為256倍過采樣(內(nèi)部)；
(2)帶有內(nèi)建抗混疊濾波器和sinx/x補償；
(3)可配置成主機或從機方式，一個串行接口可支持3個從設備和DSP進行通訊。?
TLC320AD50C中的可選項和電路配置可以通過串行口進行編程，具體可編程項有：復位，掉電，通信協(xié)議，串行時鐘率，信號采樣率，增益控制，測試模式等?！ ?nbsp;
TLC320AD50C有7個控制寄存器，其中主要4個寄存器功能如表1。由于寄存器4可修改采樣頻率，所以可能經(jīng)常被修改，二次通訊很多涉及到它。
2 TLC320AD50C與TMS320C30DSP芯片的連接
TMS320C30是TI公司浮點運算DSP芯片中比較典型的一種，它的主時鐘達到40MHz，采用32位 浮點運算處理器，可以實現(xiàn)自適應信號處理和信號轉(zhuǎn)換等高速浮點運算，是一種性價比很高的產(chǎn)品。
本文采用TLC320AD50C和TMS320C30的接口電路完成數(shù)據(jù)的采集和TLC320AD50C寄存器的讀寫 過程。TMS320C30和TLC320AD50C的接口電路如圖1。
芯片連接的主要引腳有復位信號RESET；同步信號：AD50C上FS，F(xiàn)SD(延遲幀信號)，TMS320C30上FSX(幀發(fā)送信號)，F(xiàn)SR(幀接收信號)；數(shù)據(jù)讀寫信號：DIN，DOUT，DX，DR；時鐘信號：SCLK，MCLK，CLKX；二次通信請求：AD50C上FC，C30上XF。在時鐘信號作用下，C30的幀信號(FSX，F(xiàn)SR)及數(shù)據(jù)的傳輸(DR，DX)時序圖如圖2。片外復位電路提供上電復位，晶振電路可提供10MHz以上的主時鐘頻率，數(shù)據(jù)采樣頻率和其他時鐘信號均由此頻率分配。C30與AD50C之間有兩種通信格式，即主串行通信格式和二次串行通信格式。前者用來接收和發(fā)送轉(zhuǎn)換信號，后者在有請求的時候才進行二次通信。在主串行通信格式時，有兩種數(shù)據(jù)傳送模式：16位和15+1位，可通過控制寄存器設定，省卻情況下為15+1位。采用15+1位傳送模式，其最低位D0為非數(shù)據(jù)位，輸入DAC數(shù)據(jù)的D0位為二次通信請求位，輸出ADC數(shù)據(jù)的D0位為M/S腳的狀態(tài)位?！ ?nbsp;
二次通信只有在發(fā)出請求時產(chǎn)生，當首次通信采用15+1位模式時，可以用D0進行二次通信請求，當首次通信采用16位模式時，則必須由FC腳輸入信號來產(chǎn)生二次通信請求。二次通信數(shù)據(jù)格式如圖2中所示，其中D7～D0為控制寄存器數(shù)據(jù)，D12～D8為控制寄存器地址，D13=1為讀控制寄存器數(shù)據(jù)，D13=0對控制寄存器寫數(shù)據(jù)。通過二次通信，可實現(xiàn)TLC320AD50C初始化和修改TLC320AD50C內(nèi)部控制寄存器。
?
3 數(shù)據(jù)采集電路及通訊軟件實現(xiàn)
主AD50C的FSD接到從片的FS端，見圖3。
首先對相關(guān)寄存器進行設置。如果需要8kHz采樣速率的模擬信號，且送到TMS320C30器件的時鐘輸入頻率是30MHz，則下面的值應該加載進C30串口和定時器。
具體通信過程如下：AD50C數(shù)據(jù)輸入輸出與C30數(shù)據(jù)接收管腳相連，AD50C發(fā)出的幀頻信號通過FS腳與C30達到同步，F(xiàn)SD為同步延時信號，主要用來擴展主從器件，AD50C上M/S可控制AD50C的主從方式。C30中時鐘和同步信號腳可用軟件設置成外部輸入，這樣數(shù)據(jù)發(fā)送/接收，幀同步，時鐘信號均由AD50C產(chǎn)生，主時鐘(MCLK)信號由晶振提供，F(xiàn)C、XF端作為二次通訊請求，假設數(shù)據(jù)傳輸格式為16位，則FC高電平時發(fā)出二次通訊請求?！ ?nbsp;
程序的流程圖見圖4。
4結(jié)束語
本文就兩種典型的芯片連接進行了介紹，從而很好地實現(xiàn)了數(shù)據(jù)的采集過程中寄存器的數(shù)據(jù)讀寫，在實際中也得到了很好的應用。
下載文檔
