多片TS101S的加載引導設計分析及實現

0 引言

ADSP-TS101S數字信號處理器是美國ADI公司推出的TIgerSHARC系列中的一款具有極高性能的靜態(tài)超標量處理器。該處理器已專為大信號處理任務和通信應用進行了結構上的優(yōu)化，因而具有非常寬的存儲器帶寬和雙運算模塊f支持32 bit浮點和8、16、32、64 bit定點處理)，其芯片內部的時鐘頻率最快可以達到300 MHz。而其靜態(tài)超標量結構則使ADSP-TS101S每周期能夠執(zhí)行多達4條指令、24個16 bit定點運算或6個浮點運算。TS101S內部有三條相互獨立的128 bit數據總線。每條可連接三個2 M bit內部存儲器bank中的一個，總共可提供12 Gbytes／s的內部存儲器帶寬。

1 自動引導方式

ADSP-TS101S的引導方式通常由復位時管腳的電平高低決定。在復位時，若其輸入管腳的電平為低，則設置為EPROM引導方式。對于這種方式，在信號無效后，信號就成為輸出信號，并作為EPROM的片選信號；如果其為高，ADSP-TS101S將處于空閑(IDLE)狀態(tài)，此時它將等待外部主機或鏈路口來引導?？偟膩碚f，ADSP-TS101S有四種引導方式。

1.1 從EPROM引導

ADSP-TS101S默認為EPROM加載模式。ADSP-PS101S一般被自動配置為通過外部端口，并利用DMA通道0從片外8位EPROM裝載32 bit程序到片內存儲器的0x00～0xFF，并將byte型數據自動打包成32 bit指令，其DMA傳送完成的中斷向量將在復位后被初始化為0x00000000。EPROM存儲器空間則不被映射到DSP的統(tǒng)一存儲空間，即引導完成后，就與整個系統(tǒng)無關。其尋址空間被限定為最大16 Mbytes。

1.2 從外部主設備引導

任何共享簇總線上的主設備都能夠通過外部端口，并通過寫它的內部存儲器或自動DMA的方式引導ADSP-TS101S。

1.3 從鏈路口引導

ADSP-TS101S的四個接收鏈路的DMA在復位后均將被自動配置為接收32 bit到內部存儲器的0x00～0xFF，相應的DMA傳送完成的中斷向量則可在復位后被初始化為0x00000000。從鏈路口引導有時也叫做鏈路加載。

1.4 無引導

ADSP-TS101S在復位啟動后，一般將自動從存儲空間的某個地方開始執(zhí)行，即通過在復位后使能中斷請求信號來實現DSP啟動。

2 多片TS101S系統(tǒng)程序加載的硬件設計

采用單片FLASH結合FS101S的鏈路口加載方式，可以實現多ADSP-TS101S系統(tǒng)的程序加載。該方式只需要一片較大容量的FLASH，而不需要輔助邏輯，便可實現多ADSP一TS101S系統(tǒng)的程序加載，而且多ADSP-TS101S之間可通過鏈路口相連，因而大大降低了系統(tǒng)的設計復雜度。

圖1所示是某雷達信號處理機的系統(tǒng)加載硬件框圖。其中第一片ADSP-TS101S按照正常的FLASH加載方式與FLASH相連，用來負責其余幾片TS101的加載工作。此外，第一片ADSP-TSl01S還將LINK0口和LINK3口分別與DSP2以及DSP4相連，同樣，DSP4的LINK2口以及DSP2的LINK0口也分別與DSP3的LINK2以及LINK3相連。具體的鏈路口之間的互聯可根據需要靈活設置。



具體加載時，首先應由DSP1通過FLASH程序加載方式進行程序加載。即在DSP1程序加載完畢后，由DSP1再從FLASH中讀出第二片，使DSP2(或者DSP4)的程序通過鏈路口。之后，再采用鏈路口加載方式加載DSP2(或者DSP4)，DSP1在等待DSP2加載完畢后，又從FLASH中讀取DSP3的程序，并將DSP3的程序通過鏈路口DMA方式發(fā)送到DSP2(或者DSP4)中，而DSP2(或者DSP4)在收到第三片DSP3的程序后，同樣通過鏈路口加載方式加載DSP3；……以此類推，直到完成所有的ADSP-TS101S的加載。

采用這種結構的多ADSP-TS101S系統(tǒng)，應將每片ADSP-TS10lS的程序分開放置在FLASH的不同的地址段中。第一片ADSP-TS101S的程序存放在FLASH的從0開始的第一段地址中。第二片ADSP-TS101S存放在接著第一段地址后面的第二段地址空間中，第三片ADSP-TS101S存放在接著第二段地址后面的第三段地址空間中……以此類推，就可將不同的ADSP-TS101S的程序放置在相應的地址空間中。但應該注意的是，每一片ADSP-TS101S程序存放的實際地址必須是16的倍數，因為ADSP-TS10lS的鏈路口每次必須傳輸4字(4*32 bits)，而FLASH是8位的，所以每次將讀取128位的程序代碼，即16個FLASH的地址數據。圖2所示是多ADSP-TS101S的程序在FLASH中的存放情況。



本設計中，FLASH選用的是Atmel公司的AT49BV322D，并將其設置成4 M×8模式，因此，其byte管腳需要拉低，具體和DSP之間的硬件接口電路如圖3所示。



TIgerSHARC處理器可支持8位、16位、32位、64位配置，這為不同類型的外部存儲器接口帶來了方便。選擇FLASH器件實現系統(tǒng)加載的時候，使用TIgerSHARC處理器向FLASH中執(zhí)行寫操作，不會自動把數據打包成字節(jié)，因此，當給FLASH寫一個字時，這個字將驅動到外部總線[31：0]上。而FLASH存儲器只連接TIgerSHARC外部數據總線的低8位，因此只寫人數據最低的一個字節(jié)，其數據的預備格式如圖4所示。


3 自動引導的軟件設計

由于采用EPROM和鏈路口相結合的方法來進行多DSP的程序加載，所以，除了最后一片DSP(DSP3)外，均要在沒一個DSP程序的開始地方添加鏈路口加載程序。在VisualDSP++安裝目錄的ldr子目錄下，ADI公司提供了標準加載核文件及相應的源程序(.ASM)，同時也給出了鏈接描述文件。一般可直接使用提供的標準加載核文件或對其相應的源程序進行簡單修改(修改當前的DSP的接收鏈路口號即可)，重新編譯鏈接生成所需的加載核文件。

由于ADSP-TSl01S有三種引導方式(不考慮無引導方式)，ADI公司相應的提供了三種不同的加載核文件(分別為TS101_prom．dxe、TSl01_link．dxe、TS101_host．dxe)。這三個程序的核心思想和功能完全一致，只是由于使用的加載端口和方式不同，其在具體代碼實現上稍有差異。綜合以上的分析可以看出：ADSP-TS101S的復位引導從本質說包括兩個方面：其一是在生成加載文件時，在起始部分額外增加256字的加載核文件；其二是在復位結束后，按照設定的引導方式的不同，自動從相應接口接收256字的代碼(實際就是加載核文件)到內部存儲空間的0x00～0xFF，并在完成這一接收過程后，從內部存儲空間的0x00000000開始執(zhí)行程序(實際就是執(zhí)行加載核文件)，最終由加載核文件來完成整個可執(zhí)行程序的加載。

TigerSHARC只有在運行了加載核代碼后才能繼續(xù)加載用戶程序。但是，加載核文件并不會永遠占據內部存儲空間的0x00～0xFF，因為加載核文件執(zhí)行到最后會自動完成自身的覆蓋。

本設計是由四片TS101級聯的方式來構成多處理器系統(tǒng)，除了第一片DSP (DSPl)選擇默認的EPROM加載外，其余的三片DSP都要選擇LINK加載。同時，對于第一片DSP來說，先轉發(fā)DSP2還是DSP4的程序是等價的，因為DSP2和DSP4本身在本設計中是等價的，都屬于第二級DSP，而DSP1屬于第一級，DSP3屬于最后一級。同理，把DSP3作為誰的附屬DSP均可以，因此不妨作為DSP4的下一級(本設計中采用這種連接方式)。第一片TS101需要通過鏈路口來對第二和第三級的ADSP-TS101S進行程序加載，同時需要在第一級的應用程序之前添加加載后續(xù)DSP的加載程序。

由于每一片DSP的程序都是由加載碼和用戶代碼組成的，所以，在第一片DSP給第二和第三級加載程序時，應該把加載碼和用戶程序分開傳輸。圖5所示是第一片DSP的程序流程圖。


由于DSP3是作為DSP4的下一級DSP進行加載的，所以，在DSP4中也要添加為第三級DSP轉發(fā)加載碼的程序代碼。第二片DSP(本設計中為DSP4)加載第三片DSP(本設計中為DSP3)的程序流程圖如圖6所示。


需要注意的是，每片ADSP-TS101S在給后面的ADSP-TS101S進行程序加載時，都需要預先計算好后面的ADSP-TS101S程序的長度，在進行用戶程序傳輸時，需要用到這個值。因此，如果這個值計算錯誤，則將會引起ADSP-TS10lS程序加載的錯誤。

4 結束語

如果在系統(tǒng)中沒有使用SDRAM，則只需對ADI提供的標準加載核源程序進行少量修改，然后重新編譯鏈接即可使用。而如果系統(tǒng)中有SDRAM，還需在標準加載核源程序的起始處加入對SDRAM的初始化。