在這篇文章中，小編將為大家?guī)淼轮輧x器LP875761-Q1器件的相關(guān)報(bào)道。如果你對(duì)本文即將要講解的內(nèi)容存在一定興趣，不妨繼續(xù)往下閱讀哦。

一、LP875761-Q1器件總體介紹

LP875761-Q1器件旨在滿足各種汽車電源應(yīng)用中最新處理器和平臺(tái)的電源管理要求。該器件包含四個(gè)降壓型DC / DC轉(zhuǎn)換器內(nèi)核，它們?cè)趶?qiáng)制PWM模式下被配置為4相輸出。該器件由與I2C兼容的串行接口和使能信號(hào)控制。

LP875761-Q1支持多相輸出的遠(yuǎn)程差分電壓感測(cè)，以補(bǔ)償調(diào)節(jié)器輸出與負(fù)載點(diǎn)(POL)之間的IR壓降，從而提高了輸出電壓的精度。可以將開關(guān)時(shí)鐘強(qiáng)制為PWM模式，并且還可以與外部時(shí)鐘同步，以最大程度地減少干擾。

LP875761-Q1是一款高效，高性能電源設(shè)備，具有四個(gè)用于汽車應(yīng)用的降壓型DC / DC轉(zhuǎn)換器內(nèi)核，這些內(nèi)核被配置為4相單路輸出。LP875761-Q1還支持將時(shí)鐘同步到外部時(shí)鐘，外部時(shí)鐘的標(biāo)稱頻率可以從1 MHz到24 MHz，步長為1 MHz。

LP875761-Q1器件無需增加外部電流檢測(cè)電阻即可支持負(fù)載電流測(cè)量。 LP875761-Q1器件還支持可編程的啟動(dòng)和關(guān)閉延遲以及同步序列以使能信號(hào)。這些序列還可以包括GPIO信號(hào)，以控制外部調(diào)節(jié)器，負(fù)載開關(guān)和處理器復(fù)位。在啟動(dòng)期間，該器件控制輸出擺率，以最大程度地減小輸出電壓過沖和浪涌電流。

LP875761-Q1中的4個(gè)降壓轉(zhuǎn)換器以強(qiáng)制多相配置的方式作為一個(gè)4相轉(zhuǎn)換器運(yùn)行，與一個(gè)功率級(jí)轉(zhuǎn)換器相比，它具有許多優(yōu)勢(shì)。 對(duì)于應(yīng)用處理器電源的輸送，最顯著的優(yōu)勢(shì)是輸入和輸出電流的紋波更低，對(duì)負(fù)載階躍的瞬態(tài)響應(yīng)更快。同樣，由于負(fù)載電流在多相輸出配置中的多個(gè)通道之間平均分配，因此，由于功率損耗與電流的平方成正比，因此每個(gè)通道產(chǎn)生的熱量大大減少。 由于這種熱量減少，輸出電感器的物理尺寸大大縮小。

二、LP875761-Q1器件功能介紹

該LP875761-Q1器件具有以下功能：

? 可選的外部時(shí)鐘輸入以最大程度地減少串?dāng)_

? 可選的擴(kuò)頻技術(shù)可降低EMI

? 相位控制可優(yōu)化EMI

? 同步整流

? 帶PI補(bǔ)償器的電流模式回路

? 慢啟動(dòng)

? 電源良好標(biāo)志，可屏蔽中斷

? 電源正常信號(hào)(PGOOD)，帶有可選信號(hào)源

? 平均輸出電流檢測(cè)(用于負(fù)載電流測(cè)量)

? 轉(zhuǎn)換器相之間的電流平衡

? 從負(fù)載點(diǎn)開始的差分電壓檢測(cè)，用于多相輸出

可以通過寄存器對(duì)以下參數(shù)進(jìn)行編程：

? 多相輸出的強(qiáng)制多相操作(也強(qiáng)制PWM操作)

? 高端FET的峰值電流限制

? 啟用和禁用由ENx引腳控制的調(diào)節(jié)器和GPIO的延遲

三、LP875761-Q1器件其它功能介紹

LP875761-Q1其他功能包括：

? 慢啟動(dòng)

? 輸入電壓保護(hù)：

–欠壓鎖定

–過電壓保護(hù)

? 輸出電壓監(jiān)控和保護(hù)：

–過電壓監(jiān)控

–欠壓監(jiān)控

–過載保護(hù)

? 熱警告

? 熱關(guān)機(jī)

可以將三個(gè)使能信號(hào)復(fù)用為通用I / O(GPIO)信號(hào)。 方向和輸出類型(漏極開路或推挽)可為GPIO編程。

四、LP875761-Q1器件同步時(shí)鐘功能介紹

LP875761-Q1器件包含一個(gè)CLKIN輸入，以使降壓調(diào)節(jié)器的開關(guān)時(shí)鐘與外部時(shí)鐘同步。根據(jù)PLL_MODE [1：0]位(在PLL_CTRL寄存器中)和外部時(shí)鐘的可用性，選擇外部時(shí)鐘并產(chǎn)生中斷。 可以使用TOP_MASK1寄存器中的SYNC_CLK_MASK位屏蔽該中斷。 外部輸入時(shí)鐘的標(biāo)稱頻率由EXT_CLK_FREQ [4：0]位(在PLL_CTRL寄存器中)設(shè)置，并且可以從1 MHz到24 MHz，步進(jìn)為1 MHz。 外部時(shí)鐘必須在精度范圍內(nèi)(–30%/ + 10%)，以進(jìn)行有效的時(shí)鐘檢測(cè)。

在需要外部時(shí)鐘但無法使用外部時(shí)鐘的情況下，也會(huì)產(chǎn)生NO_SYNC_CLK中斷(在INT_TOP1寄存器中)。 這些情況是PLL_MODE [1：0] = 01時(shí)的啟動(dòng)(讀OTP到STANDBY轉(zhuǎn)換)，而當(dāng)PLL_MODE [1：0] = 10時(shí)啟動(dòng)調(diào)節(jié)器(STANDBY到ACTIVE轉(zhuǎn)換)。

以上就是小編這次想要和大家分享的有關(guān)德州儀器LP875761-Q1器件的內(nèi)容，希望大家對(duì)本次分享的內(nèi)容已經(jīng)具有一定的了解。如果您想要看不同類別的文章，可以在網(wǎng)頁頂部選擇相應(yīng)的頻道哦。