日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當(dāng)前位置:首頁(yè) > 模擬 > Teledyne Technologies
[導(dǎo)讀]靈活的采集和定制數(shù)字信號(hào)處理平臺(tái)

2021年2月9日,瑞典林雪平市——Teledyne技術(shù)公司的業(yè)務(wù)部門Teledyne SP Devices今天宣布發(fā)布ADQ32和ADQ33,這是針對(duì)高通量應(yīng)用進(jìn)行了優(yōu)化的第四代模塊化數(shù)據(jù)采集板。憑借板載開(kāi)放式現(xiàn)場(chǎng)可編程門陣列(FPGA)和高速數(shù)據(jù)流的結(jié)合,即使在對(duì)于計(jì)算要求最苛刻的應(yīng)用環(huán)境下,ADQ32和ADQ33堪稱是理想的選擇。

Teledyne SP Devices宣布推出持續(xù)數(shù)據(jù)傳輸速率為7 GB/s的12位數(shù)字化儀

ADQ32雙通道12位數(shù)字轉(zhuǎn)換器支持每通道2.5 Gb/s的同步采樣,而ADQ33則支持每通道1 GS/s的同步采樣,并具有開(kāi)放的Xilinx Kintex Ultrascale KU040現(xiàn)場(chǎng)可編程門陣列(FPGA) 。這兩款數(shù)字化儀為高容量應(yīng)用而優(yōu)化,因此適合原始設(shè)備制造商(OEM)在掃描源光學(xué)相干層析成像(SS-OCT)、飛行時(shí)間質(zhì)譜(ToF-MS)和分布式光纖傳感(DOFS)等領(lǐng)域進(jìn)行集成。ADQ33不受出口管制,因此不需要任何許可證。

使用者可在板載FPGA中實(shí)時(shí)執(zhí)行定制的專用數(shù)字信號(hào)處理(DSP),以表征信號(hào)并提取有價(jià)值的信息。它還可用于執(zhí)行數(shù)據(jù)縮減,以便輸出速率與PCI Express接口的7 G/s持續(xù)傳輸容量相匹配。接著,可以在主PC的中央處理單元(CPU)上對(duì)數(shù)據(jù)進(jìn)行后處理,或通過(guò)點(diǎn)對(duì)點(diǎn)傳輸?shù)綀D形處理單元(GPU)。

這種體系結(jié)構(gòu)提供了極大的靈活性,允許設(shè)計(jì)者在委派的任務(wù)中,使用最合適的處理資源類型。專用DSP的示例包括用于SS-OCT的快速傅立葉變換(FFT)和k空間重映射,以及用于ToF MS的波形平均和零抑制。

除了高流率和計(jì)算靈活性之外,ADQ32還具有出色的模擬性能,包括有效位數(shù)(ENOB),無(wú)雜散動(dòng)態(tài)范圍(SFDR)等。硬件觸發(fā)、內(nèi)部/外部時(shí)鐘選擇和通用輸入/輸出(GPIO)簡(jiǎn)化了系統(tǒng)級(jí)集成。有關(guān)完整規(guī)格,請(qǐng)參閱資料表。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

中國(guó),上海——2026年3月26日——低功耗可編程領(lǐng)域的領(lǐng)導(dǎo)者,萊迪思半導(dǎo)體(NASDAQ: LSCC)今日宣布正式加入英偉達(dá)(NVIDIA) Halos AI系統(tǒng)檢測(cè)實(shí)驗(yàn)室生態(tài)體系。該實(shí)驗(yàn)室是首個(gè)獲得美國(guó)國(guó)家標(biāo)準(zhǔn)協(xié)會(huì)認(rèn)...

關(guān)鍵字: 物理人工智能 傳感器 FPGA

在工業(yè)自動(dòng)化的“神經(jīng)網(wǎng)絡(luò)”中,EtherCAT憑借其獨(dú)特的“飛過(guò)處理”機(jī)制,已成為實(shí)時(shí)控制領(lǐng)域的王者。不同于傳統(tǒng)以太網(wǎng)的存儲(chǔ)轉(zhuǎn)發(fā),EtherCAT數(shù)據(jù)幀在經(jīng)過(guò)每個(gè)從站時(shí),硬件直接從中提取數(shù)據(jù)并插入響應(yīng),這種“邊飛邊修”的...

關(guān)鍵字: EtherCAT FPGA 總線

在復(fù)雜的SoC芯片設(shè)計(jì)流程中,硬件與軟件的“割裂”往往是導(dǎo)致項(xiàng)目延期的元兇。當(dāng)RTL代碼還在仿真階段時(shí),軟件團(tuán)隊(duì)只能基于指令集模擬器(ISS)進(jìn)行開(kāi)發(fā),不僅速度慢如蝸牛,且無(wú)法捕捉真實(shí)硬件的時(shí)序細(xì)節(jié)。此時(shí),F(xiàn)PGA原型驗(yàn)...

關(guān)鍵字: SoC 硬件加速 FPGA

在工業(yè)4.0浪潮中,邊緣計(jì)算網(wǎng)關(guān)正成為連接物理世界與數(shù)字世界的核心樞紐。面對(duì)多路傳感器產(chǎn)生的海量數(shù)據(jù)洪流,傳統(tǒng)單芯片架構(gòu)已難以滿足實(shí)時(shí)性與算力的雙重需求。NVIDIA Jetson與FPGA的異構(gòu)組合,通過(guò)"前端FPGA...

關(guān)鍵字: 邊緣計(jì)算 NVIDIA Jetson FPGA

在高速網(wǎng)絡(luò)通信領(lǐng)域,F(xiàn)PGA憑借其并行處理能力成為實(shí)現(xiàn)以太網(wǎng)MAC(媒體訪問(wèn)控制)層的理想平臺(tái)。然而,面對(duì)1G甚至10Gbps的線速流量,傳統(tǒng)的“軟件式”逐包處理早已力不從心。構(gòu)建高效的包處理流水線(Packet Pro...

關(guān)鍵字: 以太網(wǎng) MAC FPGA

在FPGA實(shí)現(xiàn)數(shù)字信號(hào)處理(DSP)算法時(shí),DSP Slice作為專用硬件資源,其利用效率直接影響系統(tǒng)性能與成本。本文聚焦乘加運(yùn)算(MAC)的優(yōu)化實(shí)現(xiàn),分享流水線設(shè)計(jì)與資源復(fù)用的實(shí)用技巧,幫助開(kāi)發(fā)者在有限資源下實(shí)現(xiàn)更高吞...

關(guān)鍵字: FPGA DSP

在異構(gòu)計(jì)算的浪潮中,F(xiàn)PGA憑借其可重構(gòu)特性與高能效比,成為突破算力瓶頸的“利刃”。然而,當(dāng)我們?cè)噲D通過(guò)OpenCL將FPGA納入統(tǒng)一計(jì)算平臺(tái)時(shí),一個(gè)巨大的幽靈始終盤旋在系統(tǒng)上方——內(nèi)存帶寬瓶頸。PCIe總線的有限帶寬與...

關(guān)鍵字: OpenCL FPGA

將成熟的ASIC設(shè)計(jì)遷移至FPGA平臺(tái),絕非簡(jiǎn)單的“復(fù)制粘貼”。ASIC設(shè)計(jì)追求極致的能效比和定制化物理布局,而FPGA受限于固定的邏輯單元(LUT、FF、DSP、BRAM)架構(gòu),直接移植往往導(dǎo)致資源利用率低下甚至?xí)r序收...

關(guān)鍵字: ASIC FPGA

在高性能FPGA設(shè)計(jì)中,DSP48E2 Slice絕非僅僅是一個(gè)簡(jiǎn)單的乘法單元。若將其僅視為“硬件乘法器”,將極大浪費(fèi)其潛在的算力。作為Xilinx UltraScale+架構(gòu)的核心算術(shù)引擎,DSP48E2集成了預(yù)加器、...

關(guān)鍵字: DSP48E2 FPGA

在浩瀚宇宙中,高能粒子如隱形的子彈,時(shí)刻轟擊著航天器的電子核心。對(duì)于FPGA而言,單粒子翻轉(zhuǎn)(SEU)可能導(dǎo)致邏輯狀態(tài)突變,引發(fā)災(zāi)/難性后果。此時(shí),三模冗余(TMR)技術(shù)便成為守護(hù)系統(tǒng)可靠的“神盾”,它通過(guò)硬件代價(jià)換取極...

關(guān)鍵字: 抗輻射加固設(shè)計(jì) FPGA 三模冗余
關(guān)閉