[導讀]▼點擊下方名片，關注公眾號▼大家好，很高興和各位一起分享我的第27篇原創(chuàng)文章，喜歡和支持我的工程師，一定記得給我點贊、收藏、分享。加微信[xyzn3333]與作者溝通交流，免費獲取更多單片機與嵌入式的海量電子資料。歡迎關注【玩轉(zhuǎn)單片機與嵌入式】公眾號，回復關鍵字獲取更多免費資料。...
▼點擊下方名片，關注公眾號▼
單片機與嵌入式" data-alias="xyzn003" data-signature="專注單片機、嵌入式、學習資料、最新設計、案例等。以單片機為起點，帶你玩轉(zhuǎn)單片機、嵌入式設計。" data-from="0"> 大家好，很高興和各位一起分享我的第27篇原創(chuàng)文章，喜歡和支持我的工程師，一定記得給我點贊、收藏、分享。加微信[xyzn3333]與作者溝通交流，免費獲取更多單片機與嵌入式的海量電子資料。
歡迎關注【玩轉(zhuǎn)單片機與嵌入式】公眾號，回復關鍵字獲取更多免費資料。
回復【電容】，獲取關于電容文章相關的內(nèi)容；
回復【阻抗匹配】，獲取電磁兼容性、阻抗匹配相關的資料回復【資料】，獲取全部電子設計、單片機開發(fā)相關的資料回復【終端電阻】，獲取CAN終端電阻相關的資料回復【單片機】，獲取單片機全套視頻教程和參考設計
回復【STM32】，獲取STM32相關設計和視頻教程回復【PCB】，獲取PCB設計相關的資料回復【硬件知識】、【硬件設計】，獲取硬件開發(fā)工程必備手冊
回復【經(jīng)典電路】，獲取5000個經(jīng)典電路
回復【論文】，獲取畢業(yè)設計、電子競賽、學術專業(yè)等相關論文資料…………
歡迎關注【玩轉(zhuǎn)單片機與嵌入式】公眾號，本公眾號會以連載的形式對電容進行深入講解，歡迎持續(xù)關注。
STM32芯片按照復位區(qū)域的范圍分類，大概可以分為系統(tǒng)復位，電源復位，備份域復位，內(nèi)核復位；
眾所周知STM32有5個時鐘源HSI、HSE、LSI、LSE、PLL；其實他只有四個，因為從上圖中可以看到PLL都是由HSI或HSE提供的。
其中，高速時鐘(HSE和HSI)提供給芯片主體的主時鐘.低速時鐘(LSE和LSI)只是提供給芯片中的RTC(實時時鐘)及獨立看門狗使用，圖中可以看出高速時鐘也可以提供給RTC。
內(nèi)部時鐘是在芯片內(nèi)部RC振蕩器產(chǎn)生的，起振較快，所以時鐘在芯片剛上電的時候，默認使用內(nèi)部高速時鐘。而外部時鐘信號是由外部的晶振輸入的，在精度和穩(wěn)定性上都有很大優(yōu)勢，所以上電之后我們再通過軟件配置，轉(zhuǎn)而采用外部時鐘信號.
時鐘源介紹高速外部時鐘(HSE)以外部晶振作時鐘源，晶振頻率可取范圍為4~16MHz，我們一般采用8MHz的晶振高速內(nèi)部時鐘(HSI)由內(nèi)部RC振蕩器產(chǎn)生，頻率為8MHz，但不穩(wěn)定低速外部時鐘(LSE)以外部晶振作時鐘源，主要提供給實時時鐘模塊，所以一般采用32.768KHz低速內(nèi)部時鐘(LSI)由內(nèi)部RC振蕩器產(chǎn)生，也主要提供給實時時鐘模塊，頻率大約為40KHz
OSC_OUT和OSC_IN開始，這兩個引腳分別接到外部晶振8MHz,第一個分頻器PLLXTPRE，遇到開關PLLSRC(PLL entry clock source)，我們可以選擇其輸出，輸出為外部高速時鐘(HSE)或是內(nèi)部高速時鐘(HSI)。這里選擇輸出為HSE，接著遇到鎖相環(huán)PLL，具有倍頻作用，在這里我們可以輸入倍頻因子PLLMUL，要是想超頻，就得在這個寄存器上做手腳啦。
經(jīng)過PLL的時鐘稱為PLLCLK。倍頻因子我們設定為9倍頻，也就是說，經(jīng)過PLL之后，我們的時鐘從原來8MHz的 HSE變?yōu)?2MHz的PLLCLK。緊接著又遇到了一個開關SW，經(jīng)過這個開關之后就是STM32的系統(tǒng)時鐘(SYSCLK)了。通過這個開關，可以切換SYSCLK的時鐘源，可以選擇為HSI、PLLCLK、HSE。
我們選擇為PLLCLK時鐘，所以SYSCLK就為72MHz了。PLLCLK在輸入到SW前，還流向了USB預分頻器，這個分頻器輸出為USB外設的時鐘(USBCLK)?；氐絊YSCLK，SYSCLK經(jīng)過AHB預分頻器，分頻后再輸入到其它外設。
如輸出到稱為HCLK、FCLK的時鐘，還直接輸出到SDIO外設的SDIOCLK時鐘、存儲器控制器FSMC的FSMCCLK時鐘，和作為APB1、APB2的預分頻器的輸入端。GPIO外設是掛載在APB2總線上的， APB2的時鐘是APB2預分頻器的輸出，而APB2預分頻器的時鐘來源是AHB預分頻器。因此，把APB2預分頻器設置為不分頻，那么我們就可以得到GPIO外設的時鐘也等于HCLK，為72MHz了。
SYSCLK：系統(tǒng)時鐘，STM32大部分器件的時鐘來源。主要由AHB預分頻器分配到各個部件。
HCLK：由AHB預分頻器直接輸出得到，它是高速總線AHB的時鐘信號，提供給存儲器，DMA及cortex內(nèi)核，是cortex內(nèi)核運行的時鐘，cpu主頻就是這個信號，它的大小與STM32運算速度，數(shù)據(jù)存取速度密切相關。
FCLK：同樣由AHB預分頻器輸出得到，是內(nèi)核的“自由運行時鐘”?！白杂伞北憩F(xiàn)在它不來自時鐘 HCLK，因此在HCLK時鐘停止時 FCLK 也繼續(xù)運行。它的存在，可以保證在處理器休眠時，也能夠采樣到中斷和跟蹤休眠事件 ，它與HCLK互相同步。
PCLK1：外設時鐘，由APB1預分頻器輸出得到，最大頻率為36MHz，提供給掛載在APB1總線上的外設，APB1總線上的外設如下：
PCLK2：外設時鐘，由APB2預分頻器輸出得到，最大頻率可為72MHz，提供給掛載在APB2總線上的外設，APB2總線上的外設如下：End
限時免費掃碼進群，交流更多行業(yè)技術
歡迎轉(zhuǎn)發(fā)
每篇原創(chuàng)內(nèi)容都是我們用心血換來的知識精華，如果您覺得本文有價值，歡迎轉(zhuǎn)載分享；歡迎加入
如果您對單片機及嵌入式設計感興趣，歡迎加入我們的辯論探討，加我微信【xyzn3333】。
往期推薦【硬件設計】元器件選型——除了阻值，電阻的參數(shù)你還知道哪些？【硬件設計】——電路中0歐電阻的作用嗎？沒你想的那么簡單硬件開發(fā)者之路之——電路穩(wěn)定性簡單解釋硬件開發(fā)者之路之——保護電路系列之過流過壓過溫保護硬件設計之一——電源設計05：過電流能力硬件設計之一——電源設計04：濾波電路硬件設計之一——電源設計03：LDO設計硬件設計之一——電源設計02：DCDC設計硬件設計之一——電源設計01：電源防護
點個在看你最好看
歡迎關注【玩轉(zhuǎn)單片機與嵌入式】公眾號，回復關鍵字獲取更多免費資料。
回復【電容】，獲取關于電容文章相關的內(nèi)容；
回復【阻抗匹配】，獲取電磁兼容性、阻抗匹配相關的資料回復【資料】，獲取全部電子設計、單片機開發(fā)相關的資料回復【終端電阻】，獲取CAN終端電阻相關的資料回復【單片機】，獲取單片機全套視頻教程和參考設計
回復【STM32】，獲取STM32相關設計和視頻教程回復【PCB】，獲取PCB設計相關的資料回復【硬件知識】、【硬件設計】，獲取硬件開發(fā)工程必備手冊
回復【經(jīng)典電路】，獲取5000個經(jīng)典電路
回復【論文】，獲取畢業(yè)設計、電子競賽、學術專業(yè)等相關論文資料…………
歡迎關注【玩轉(zhuǎn)單片機與嵌入式】公眾號，本公眾號會以連載的形式對電容進行深入講解，歡迎持續(xù)關注。
STM32芯片按照復位區(qū)域的范圍分類，大概可以分為系統(tǒng)復位，電源復位，備份域復位，內(nèi)核復位；
眾所周知STM32有5個時鐘源HSI、HSE、LSI、LSE、PLL；其實他只有四個，因為從上圖中可以看到PLL都是由HSI或HSE提供的。
其中，高速時鐘(HSE和HSI)提供給芯片主體的主時鐘.低速時鐘(LSE和LSI)只是提供給芯片中的RTC(實時時鐘)及獨立看門狗使用，圖中可以看出高速時鐘也可以提供給RTC。
內(nèi)部時鐘是在芯片內(nèi)部RC振蕩器產(chǎn)生的，起振較快，所以時鐘在芯片剛上電的時候，默認使用內(nèi)部高速時鐘。而外部時鐘信號是由外部的晶振輸入的，在精度和穩(wěn)定性上都有很大優(yōu)勢，所以上電之后我們再通過軟件配置，轉(zhuǎn)而采用外部時鐘信號.
時鐘源介紹高速外部時鐘(HSE)以外部晶振作時鐘源，晶振頻率可取范圍為4~16MHz，我們一般采用8MHz的晶振高速內(nèi)部時鐘(HSI)由內(nèi)部RC振蕩器產(chǎn)生，頻率為8MHz，但不穩(wěn)定低速外部時鐘(LSE)以外部晶振作時鐘源，主要提供給實時時鐘模塊，所以一般采用32.768KHz低速內(nèi)部時鐘(LSI)由內(nèi)部RC振蕩器產(chǎn)生，也主要提供給實時時鐘模塊，頻率大約為40KHz
OSC_OUT和OSC_IN開始，這兩個引腳分別接到外部晶振8MHz,第一個分頻器PLLXTPRE，遇到開關PLLSRC(PLL entry clock source)，我們可以選擇其輸出，輸出為外部高速時鐘(HSE)或是內(nèi)部高速時鐘(HSI)。這里選擇輸出為HSE，接著遇到鎖相環(huán)PLL，具有倍頻作用，在這里我們可以輸入倍頻因子PLLMUL，要是想超頻，就得在這個寄存器上做手腳啦。
經(jīng)過PLL的時鐘稱為PLLCLK。倍頻因子我們設定為9倍頻，也就是說，經(jīng)過PLL之后，我們的時鐘從原來8MHz的 HSE變?yōu)?2MHz的PLLCLK。緊接著又遇到了一個開關SW，經(jīng)過這個開關之后就是STM32的系統(tǒng)時鐘(SYSCLK)了。通過這個開關，可以切換SYSCLK的時鐘源，可以選擇為HSI、PLLCLK、HSE。
我們選擇為PLLCLK時鐘，所以SYSCLK就為72MHz了。PLLCLK在輸入到SW前，還流向了USB預分頻器，這個分頻器輸出為USB外設的時鐘(USBCLK)?；氐絊YSCLK，SYSCLK經(jīng)過AHB預分頻器，分頻后再輸入到其它外設。
如輸出到稱為HCLK、FCLK的時鐘，還直接輸出到SDIO外設的SDIOCLK時鐘、存儲器控制器FSMC的FSMCCLK時鐘，和作為APB1、APB2的預分頻器的輸入端。GPIO外設是掛載在APB2總線上的， APB2的時鐘是APB2預分頻器的輸出，而APB2預分頻器的時鐘來源是AHB預分頻器。因此，把APB2預分頻器設置為不分頻，那么我們就可以得到GPIO外設的時鐘也等于HCLK，為72MHz了。
SYSCLK：系統(tǒng)時鐘，STM32大部分器件的時鐘來源。主要由AHB預分頻器分配到各個部件。
HCLK：由AHB預分頻器直接輸出得到，它是高速總線AHB的時鐘信號，提供給存儲器，DMA及cortex內(nèi)核，是cortex內(nèi)核運行的時鐘，cpu主頻就是這個信號，它的大小與STM32運算速度，數(shù)據(jù)存取速度密切相關。
FCLK：同樣由AHB預分頻器輸出得到，是內(nèi)核的“自由運行時鐘”?！白杂伞北憩F(xiàn)在它不來自時鐘 HCLK，因此在HCLK時鐘停止時 FCLK 也繼續(xù)運行。它的存在，可以保證在處理器休眠時，也能夠采樣到中斷和跟蹤休眠事件 ，它與HCLK互相同步。
PCLK1：外設時鐘，由APB1預分頻器輸出得到，最大頻率為36MHz，提供給掛載在APB1總線上的外設，APB1總線上的外設如下：
PCLK2：外設時鐘，由APB2預分頻器輸出得到，最大頻率可為72MHz，提供給掛載在APB2總線上的外設，APB2總線上的外設如下：End
限時免費掃碼進群，交流更多行業(yè)技術
歡迎轉(zhuǎn)發(fā)
每篇原創(chuàng)內(nèi)容都是我們用心血換來的知識精華，如果您覺得本文有價值，歡迎轉(zhuǎn)載分享；歡迎加入
如果您對單片機及嵌入式設計感興趣，歡迎加入我們的辯論探討，加我微信【xyzn3333】。
往期推薦【硬件設計】元器件選型——除了阻值，電阻的參數(shù)你還知道哪些？【硬件設計】——電路中0歐電阻的作用嗎？沒你想的那么簡單硬件開發(fā)者之路之——電路穩(wěn)定性簡單解釋硬件開發(fā)者之路之——保護電路系列之過流過壓過溫保護硬件設計之一——電源設計05：過電流能力硬件設計之一——電源設計04：濾波電路硬件設計之一——電源設計03：LDO設計硬件設計之一——電源設計02：DCDC設計硬件設計之一——電源設計01：電源防護
點個在看你最好看
下載文檔
