1.前言

在我們的的新設計電源中，需要在一半的空間放置電容電感器件，這樣導致我們的PCB設計布局非常大。

但是如果我們選擇了最小的負載點穩(wěn)壓器，并使用最具成本效益的無源元件生成了最緊湊的布局，減小PCB板面。但是然后我們檢查看關鍵的輸出紋波，發(fā)現(xiàn)紋波超出了我們的預期。這是什么原因導致的呢？

2.分析DCDC紋波出現(xiàn)的原因

讓我們首先了解是什么構成了降壓 DC/DC 穩(wěn)壓器的輸出紋波。它是一個復合波形。

傳統(tǒng)上只考慮了圖 1 中顯示的三個主要元素：

（1）通過在輸出電容器的等效串聯(lián)電阻 (ESR) 上施加電感電流斜坡產生的三角波。22 μF X5R 陶瓷電容器的 ESR 可能僅為 2 mΩ?？紤]到 1 A 的電感峰峰值電流紋波，ESR 紋波為 2 mV（如果您使用多個并聯(lián)電容器則更少）。

（2）由于輸出電容而產生的偽正弦分量。對于與上述要點相同的輸出電容器和紋波電流，電容紋波將約為 8 mV（對于多個并聯(lián)輸出電容器而言，較?。?。

（3）輸出電容器等效串聯(lián)電感 (ESL) 兩端產生的方形分量。對于 22 μF X5R 電容器，ESL 約為 0.5 nH，產生約 2 mV 的紋波。

圖 1：典型的輸出紋波波形

但是，在我們測量的結果在邊緣有尖峰，并且當您反轉圖 2 中所示的電感器時，方波內容會改變極性：

圖 2：測量的輸出紋波

是什么導致了這些不良成分？更重要的是，你能做些什么呢？

3.紋波的尖峰

當我們選擇電感器時，自諧振頻率 (SRF) 高于您的穩(wěn)壓器開關頻率，因此一切正常。讓我們重新審視一下——電感器具有 SRF，因為它具有并聯(lián)寄生電容。將開關電壓的快速邊沿施加到寄生電容會產生通過電容器的大電流尖峰，進而在輸出電容器的 ESL 兩端產生大電壓尖峰（參見公式 1）：

       (1)

為了減少這個峰值：

（1）選擇寄生電容較小的電感。尋找您需要的電感和額定值的最高 SRF 值。較低的電感往往具有較低的寄生電容（較低的額定電流也是如此），因此不要過度指定電感或額定電流。

（2）減小輸出電容 ESL。選擇滿足您的輸出電容要求的最小電容器封裝尺寸。并聯(lián)使用多個較小的電容器意味著每個電容器的封裝尺寸（以及 ESL）可以更小，而并聯(lián)電感器也會降低總 ESL。

（3）降低開關節(jié)點的瞬態(tài)電壓 (dV/dt)（增加 t 值）。一些穩(wěn)壓器可能允許直接控制開關節(jié)點邊緣，但更多情況下，您可以將一個小電阻與自舉電容器串聯(lián)以減慢邊緣。這會影響效率，因此前兩個選項更可取。

4.方波

假設我們選擇了經濟高效的非屏蔽電感器。來自未屏蔽（或樹脂屏蔽電感器）的磁場可以擴散到組件的物理主體之外。圖 3 中的仿真圖顯示了非屏蔽開放式磁鼓電感器和全屏蔽模制電感器的磁場。 

圖 3：非屏蔽磁鼓和屏蔽模制電感器的磁場（來源：Coilcraft 提供）

這種緊湊的布局在電感器旁邊放置了輸出電容器。逃逸的磁場耦合到電容器的 ESL（在較小程度上耦合到輸出軌道環(huán)路）并生成方波分量。當電感反向時，電感中的電流和磁場反向（就像交換耦合電感中的點），因此方波分量反向。

為了減少這種影響：

（1） 選擇屏蔽電感以減少產生這種耦合的漏磁通。如果您使用的是非屏蔽或半屏蔽電感，選擇 xy 尺寸較大但輪廓較小的電感將降低氣隙高度，從而降低邊緣通量。

（2） 如上所述減小輸出電容ESL。

（3） 不要將輸出電容器和跟蹤直接放置在電感器旁邊，那里是磁場最高的地方。在空間至關重要的情況下，考慮將電感器放置在電路板的另一側，以翻蓋式結構與穩(wěn)壓器電路的其余部分相對。這使輸出電容器遠離磁場最強的電感器平面。

現(xiàn)在我們可以查看輸出紋波波形并拆開不同的組件。通過選擇正確的外部無源器件并在布局上做出一些謹慎的決定，我們仍然可以實現(xiàn)微型、經濟高效的解決方案并優(yōu)化應用的輸出紋波。