婷婷激情五月天在线看,www.91色色丝袜

[導讀]旁路電容是把電源或者輸入信號中的交流分量的干擾作為濾除對象。有了旁路電容，將電源5V中的交流分量——波動進行濾除。將藍色波形變成粉紅色波形。一般來說，靠近電源放置。去耦電容是芯片的電源管腳，由于自身用電過程中信號跳變產(chǎn)生的電源管腳對外的波形輸出，我們用電容進行濾除。把信號電源管腳...

旁路電容是把電源或者輸入信號中的交流分量的干擾作為濾除對象。

有了旁路電容，將電源5V中的交流分量——波動進行濾除。將藍色波形變成粉紅色波形。一般來說，靠近電源放置。

去耦電容是芯片的電源管腳，由于自身用電過程中信號跳變產(chǎn)生的電源管腳對外的波形輸出，我們用電容進行濾除。

把信號電源管腳，輸出干擾作為濾除對象，防止干擾信號返回電源。

尖峰電流的形成：

數(shù)字電路輸出高電平時從電源拉出的電流Ioh和低電平輸出時灌入的電流Iol的大小一般是不同的，即：Iol＞Ioh。以下圖的TTL與非門為例說明尖峰電流的形成：

輸出電壓如右圖（a）所示，理論上電源電流的波形如右圖（b），而實際的電源電流保險如右圖（c）。由圖（c）可以看出在輸出由低電平轉換到高電平時電源電流有一個短暫而幅度很大的尖峰。尖峰電源電流的波形隨所用器件的類型和輸出端所接的電容負載而異。

產(chǎn)生尖峰電流的主要原因是：

輸出級的T3、T4管短設計內同時導通。在與非門由輸出低電平轉向高電平的過程中，輸入電壓的負跳變在T2和T3的基極回路內產(chǎn)生很大的反向驅動電流，由于T3的飽和深度設計得比T2大，反向驅動電流將使T2首先脫離飽和而截止。T2截止后，其集電極電位上升，使T4導通?？墒谴藭rT3還未脫離飽和，因此在極短得設計內T3和T4將同時導通，從而產(chǎn)生很大的ic4，使電源電流形成尖峰電流。圖中的R4正是為了限制此尖峰電流而設計。

這應該是他們的本質區(qū)別。去耦電容相當于電池，避免由于電流的突變而使電壓下降，相當于濾紋波。具體容值可以根據(jù)電流的大小、期望的紋波大小、作用時間的大小來計算。電容如果容值很大，對更高頻率的噪聲，基本無效。旁路電容就是針對高頻來的，也就是利用了電容的頻率阻抗特性。只是旁路電容一般是針對外部噪聲，也就是給開關噪聲提高一條低阻抗泄防途徑。高頻旁路電容一般比較小，根據(jù)諧振頻率一般是0.1u，0.01u等，而低頻旁路電容一般比較大，是10u或者更大，依據(jù)電路中分布參數(shù)，以及驅動電流的變化大小來確定。

旁路電容

旁路電容（bypass）是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除。

旁路電容的主要功能是產(chǎn)生一個交流分路，從而消去進入易感區(qū)的那些不需要的能量。旁路電容一般作為高頻旁路器件來減小對電源模塊的瞬態(tài)電流需求。通常鋁電解電容和鉭電容比較適合作旁路電容，其電容值取決于PCB板上的瞬態(tài)電流需求，一般在10至470μF范圍內。

去耦電容

去耦電容（decoupling）也稱退耦電容，是把芯片的電源腳的輸出的干擾作為濾除對象。去耦電容在集成電路電源和地之間的有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲(電容對高頻阻抗小，將之瀉至GND)。

數(shù)字電路中，當電路從一個狀態(tài)轉換為另一種狀態(tài)時，就會在電源線上產(chǎn)生一個很大的尖峰電流，形成瞬變的噪聲電壓，會影響前級的正常工作。這就是耦合。對于噪聲能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在芯片的電源線（Vcc）和地線（GND）間直接接入去耦電容。

數(shù)字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。 0.1μF的去耦電容有5μH的分布電感，它的并行共振頻率大約在7MHz左右，也就是說，對于10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用并不嚴格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μ。

案例分析：

采用去耦和不采用去耦的緩沖電路（測量結果）

為帶去耦電容器和不帶去耦電容器（C1 和C2）情況下用于驅動 R-C 負載的緩沖電路。我們注意到，在不使用去耦電容器的情況下，電路的輸出信號包含高頻 (3.8MHz) 振蕩。對于沒有去耦電容器的放大器而言，通常會出現(xiàn)穩(wěn)定性低、瞬態(tài)響應差、啟動出現(xiàn)故障以及其它多種異常問題。

帶去耦合和不帶去耦合情況下的電流

電源線跡的電感將限制暫態(tài)電流。去耦電容與器件非常接近，因此電流路徑的電感很小。在暫態(tài)過程中，該電容器可在非常短的時間內向器件提供超大量的電流。未采用去耦電容的器件無法提供暫態(tài)電流，因此放大器的內部節(jié)點會下垂（通常稱為干擾）。無去耦電容的器件其內部電源干擾會導致器件工作不連續(xù)，原因是內部節(jié)點未獲得正確的偏置。

良好與糟糕 PCB 板面布局的對比

除了使用去耦電容器外，還要在去耦電容器、電源和接地端之間采取較短的低阻抗連接。將良好的去耦合板面布局與糟糕的布局進行了對比。應始終嘗試著讓去耦合連接保持較短的距離，同時避免在去耦合路徑中出現(xiàn)通孔，原因是通孔會增加電感。大部分產(chǎn)品說明書都會給出去耦合電容器的推薦值。如果沒有給出，則可以使用 0.1uF。

PCB布局時去耦電容擺放

對于電容的安裝，首先要提到的就是安裝距離。容值最小的電容，有最高的諧振頻率，去耦半徑最小，因此放在最靠近芯片的位置。容值稍大些的可以距離稍遠，最外層放置容值最大的。但是，所有對該芯片去耦的電容都盡量靠近芯片。

下面的圖1就是一個擺放位置的例子。本例中的電容等級大致遵循10倍等級關系。

還有一點要注意，在放置時，最好均勻分布在芯片的四周，對每一個容值等級都要這樣。通常芯片在設計的時候就考慮到了電源和地引腳的排列位置，一般都是均勻分布在芯片的四個邊上的。因此，電壓擾動在芯片的四周都存在，去耦也必須對整個芯片所在區(qū)域均勻去耦。如果把上圖中的680pF電容都放在芯片的上部，由于存在去耦半徑問題，那么就不能對芯片下部的電壓擾動很好的去耦。

電容的安裝

在安裝電容時，要從焊盤拉出一小段引出線，然后通過過孔和電源平面連接，接地端也是同樣。這樣流經(jīng)電容的電流回路為：電源平面->過孔->引出線->焊盤->電容->焊盤->引出線->過孔->地平面，圖2直觀的顯示了電流的回流路徑。

第一種方法從焊盤引出很長的引出線然后連接過孔，這會引入很大的寄生電感，一定要避免這樣做，這是最糟糕的安裝方式。

第二種方法在焊盤的兩個端點緊鄰焊盤打孔，比第一種方法路面積小得多，寄生電感也較小，可以接受。

第三種在焊盤側面打孔，進一步減小了回路面積，寄生電感比第二種更小，是比較好的方法。

第四種在焊盤兩側都打孔，和第三種方法相比，相當于電容每一端都是通過過孔的并聯(lián)接入電源平面和地平面，比第三種寄生電感更小，只要空間允許，盡量用這種方法。

最后一種方法在焊盤上直接打孔，寄生電感最小，但是焊接是可能會出現(xiàn)問題，是否使用要看加工能力和方式。

推薦使用第三種和第四種方法。

需要強調一點：有些工程師為了節(jié)省空間，有時讓多個電容使用公共過孔，任何情況下都不要這樣做。最好想辦法優(yōu)化電容組合的設計，減少電容數(shù)量。

由于印制線越寬，電感越小，從焊盤到過孔的引出線盡量加寬，如果可能，盡量和焊盤寬度相同。這樣即使是0402封裝的電容，你也可以使用20mil寬的引出線。引出線和過孔安裝如圖4所示，注意圖中的各種尺寸。

------------ END ------------