[導(dǎo)讀]大家好,我是記得誠。在集成電路應(yīng)用設(shè)計中,項目原理圖設(shè)計完成之后,就需要進(jìn)行PCB布板的設(shè)計,PCB設(shè)計是一個至關(guān)重要的環(huán)節(jié),設(shè)計結(jié)果的優(yōu)劣直接影響整個設(shè)計功能。因此,合理高效的PCBLayout是芯片電路設(shè)計調(diào)試成功中至關(guān)重要的一步,本次我們就來簡單講一講PCBLayout的設(shè)...
大家好,我是記得誠。
在集成電路應(yīng)用設(shè)計中,項目原理圖設(shè)計完成之后,就需要進(jìn)行PCB布板的設(shè)計,PCB設(shè)計是一個至關(guān)重要的環(huán)節(jié),設(shè)計結(jié)果的優(yōu)劣直接影響整個設(shè)計功能。
因此,合理高效的PCB Layout是芯片電路設(shè)計調(diào)試成功中至關(guān)重要的一步,本次我們就來簡單講一講PCB Layout的設(shè)計要點。
一、PCB layout設(shè)計要點
1、元器件封裝選擇
電阻選擇: 所選電阻耐壓、最大功耗及溫度不能超出使用范圍。
電容選擇: 選擇時也需要考慮所選電容的耐壓與最大有效電流。
電感選擇: 所選電感有效值電流、峰值電流必須大于實際電路中流過的電流。
2、電路設(shè)計常見干擾
串?dāng)_:設(shè)計線路平行走線距離過長時, 導(dǎo)線間的互容、互感將能量耦合至相鄰的傳輸線。可以通過以下方法減少串?dāng)_影響。
(1)加入安全走線
(2)實際時盡量讓相鄰走線互相垂直
(3)每走一段距離的平行線,增大兩者間的間距
反射:由于布線的彎角、分支太多造成傳輸線上阻抗不匹配,可以通過減少線路上的彎角及分支線或者避免直角走線及分支線補(bǔ)強(qiáng)來進(jìn)行改善。
3、確認(rèn)接地方式
單點接地(適用于低頻電路):所有的電路接地線接到公共地線同一點, 接線簡單且減少地線回路相互干擾。
多點接地(適用于多層板電路/高頻電路):系統(tǒng)內(nèi)部各部分就近接地,提供較低的接地阻抗。
關(guān)于單點接地和多點接地,作者之前寫過一篇文章,點擊查看:單點接地 or 多點接地?
4、增加濾波、旁路電容
為保證輸入/輸出電壓穩(wěn)定,增加輸入/輸出電容。
在電源和IC間增加旁路電容,以保證輸入電壓穩(wěn)定并濾除高頻噪聲。
5、阻抗位置設(shè)計
相對來說阻抗越高的位置,越容易被干擾,如下為一同步降壓芯片的PCB阻抗位置設(shè)計。
二、PCB layout設(shè)計技巧
1、電源/地線處理
既使在整個PCB板中的布線完成得都很好,但由于電源、 地線的考慮不周到而引起的干擾,會使產(chǎn)品的性能下降,布線時盡量加寬電源、地線寬度,最好是地線比電源線寬,它們的關(guān)系是:地線>電源線>信號線。對數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個回路, 即構(gòu)成一個地網(wǎng)來使用(模擬電路不能使用該方法)。用大面積敷銅層作地線用,在印制板上把沒被用上的地方都與地相連接作為地線用?;蚴亲龀啥鄬影澹娫?、地線各占用一層。
2、數(shù)字和模擬電路的共地處理
數(shù)字電路與模擬電路的共地處理:數(shù)字電路與模擬電路共同存在時,布線需要考慮之間互相干擾問題,特別是地線上的噪音干擾。
數(shù)字電路的頻率高,模擬電路的敏感度強(qiáng),對信號線來說,高頻的信號線盡可能遠(yuǎn)離敏感的模擬電路器件,對地線來說,整個PCB對外連接界只有一個端口,所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問題,而在板內(nèi)部數(shù)字地和模擬地實際上是分開的它們之間互不相連,只是在PCB與外界連接的端口處(如插頭等), 數(shù)字地與模擬地有一點短接,請注意,只有一個連接點。
3、信號線分布層
信號線布在電源(地)層上:在多層印制板布線時,由于在信號線層沒有布完的線剩下已經(jīng)不多,再多加層數(shù)就會造成浪費也會給生產(chǎn)增加一定的工作量,成本也相應(yīng)增加了,為解決這個矛盾,可以考慮在電(地)層上進(jìn)行布線。首先應(yīng)考慮用電源層,其次才是地層。因為最好是保留地層的完整性。
4、信號流向設(shè)計
PCB布局設(shè)計時,應(yīng)充分遵守沿信號流向直線放置的設(shè)計原則,盡量避免來回環(huán)繞。
三、PCB layout設(shè)計實例
layout設(shè)計建議:
1、驅(qū)動芯片與功率MOSFET擺放盡可能靠近;2、VCC-GND(CVCC) / VB-VS(CBS)電容盡可能靠近芯片;3、芯片散熱焊盤加一定數(shù)量過孔并且與GND相連接(增加散熱、減小寄生電感);4、GND布線直接與MOSFET源極相連接,且避免與源極-漏極間大電流路徑相重合, VS同理GND布線原則(避免功率回路與驅(qū)動回路重合);5、HO/LO布線盡量寬(60mil-100mil,驅(qū)動電流比較高,降低寄生電感的影響);6、LIN/HIN邏輯輸入端口盡量遠(yuǎn)離HS布線(避免過高的電壓擺動干擾到輸入信號);
SQ55664 Layout參考設(shè)計
免責(zé)聲明:文章整理自頭條號喝枸杞論電子,版權(quán)歸原作者所有,如涉及作品版權(quán)問題,請及時與我們聯(lián)系刪除,謝謝!
最近做新項目,檢查GERBER,用到了華秋DFM,很好用,推薦給大家(電腦下載):https://dfm.elecfans.com/viewer/?from=lyx
本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
在電子制造領(lǐng)域,可制造性設(shè)計(Design for Manufacturability, DFM)已成為縮短產(chǎn)品開發(fā)周期、降低生產(chǎn)成本的核心方法。DFM通過在設(shè)計階段融入制造工藝約束,確保產(chǎn)品從圖紙到實物的高效轉(zhuǎn)化。
關(guān)鍵字:
DFM
PCB
印刷電路板(PCB)是現(xiàn)代電子設(shè)備的“神經(jīng)中樞”,而多層PCB通過垂直堆疊技術(shù),將電路密度提升至新高度。其內(nèi)部結(jié)構(gòu)猶如一座精密的微觀城市,每一層都承載著特定功能。
關(guān)鍵字:
PCB
電源
在芯片性能狂飆突進(jìn)的今天,PCB上的功率密度早已突破了傳統(tǒng)散熱的安全邊界。當(dāng)FPGA、大功率DC-DC模塊等熱源在狹小空間內(nèi)集中爆發(fā)時,單純依靠經(jīng)驗設(shè)計或后期打補(bǔ)丁,往往會讓研發(fā)陷入“改了又改”的死循環(huán)。此時,ANSYS...
關(guān)鍵字:
熱設(shè)計仿真
Icepak
PCB
在高速數(shù)字電路設(shè)計中,電源完整性(PI)直接影響系統(tǒng)性能與穩(wěn)定性。某通信設(shè)備開發(fā)團(tuán)隊在調(diào)試一款基于FPGA的千兆以太網(wǎng)板卡時,發(fā)現(xiàn)數(shù)據(jù)傳輸誤碼率隨工作頻率提升顯著增加。經(jīng)排查,問題根源指向電源分配網(wǎng)絡(luò)(PDN)阻抗超標(biāo),...
關(guān)鍵字:
PCB
PDN阻抗
電源完整性
PI
在高頻、高速PCB設(shè)計中,通孔作為層間信號互連的核心載體,不再是簡單的電氣連接點,其阻抗特性直接決定信號傳輸質(zhì)量,是影響信號完整性(SI)的關(guān)鍵因素之一。隨著電子設(shè)備向高頻化、高密度、高速化迭代,信號頻率突破1GHz、上...
關(guān)鍵字:
PCB
通孔
信號失真
在工業(yè)電源PCB設(shè)計中,信號完整性(SI)與電源完整性(PI)的協(xié)同設(shè)計(PISI)已成為提升系統(tǒng)可靠性的核心方法。當(dāng)電源噪聲與信號傳輸相互干擾時,傳統(tǒng)獨立設(shè)計方法往往導(dǎo)致性能瓶頸,而PISI協(xié)同設(shè)計通過統(tǒng)一建模、聯(lián)合仿...
關(guān)鍵字:
工業(yè)電源
PCB
阻抗控制
在高速數(shù)字控制電源系統(tǒng)中,PCB(印制電路板)作為核心載體,其可靠性直接決定了電源系統(tǒng)的整體性能。隨著信號速率突破10Gbps、電源電流密度超過50A/cm2,信號串?dāng)_與電源紋波的耦合效應(yīng)已成為制約系統(tǒng)穩(wěn)定性的關(guān)鍵瓶頸。...
關(guān)鍵字:
PCB
信號串?dāng)_
電源紋波
在電子工業(yè)高速發(fā)展的當(dāng)下,PCB(印刷電路板)作為電子設(shè)備的核心載體,其可靠性直接決定了產(chǎn)品的使用壽命與性能穩(wěn)定性。加速壽命試驗(ALT)通過模擬極端環(huán)境應(yīng)力,快速暴露PCB的潛在失效模式,成為縮短研發(fā)周期、降低質(zhì)量風(fēng)險...
關(guān)鍵字:
PCB
ALT
在工業(yè)電源領(lǐng)域,LLC諧振拓?fù)鋺{借其高效能、低電磁干擾和寬電壓調(diào)節(jié)能力,已成為中高功率應(yīng)用的核心解決方案。然而,PCB設(shè)計中的寄生參數(shù)問題若未妥善處理,將直接導(dǎo)致開關(guān)損耗增加、效率下降,甚至引發(fā)電磁兼容性失效。本文將從寄...
關(guān)鍵字:
工業(yè)電源
PCB
在PCB(Printed Circuit Board,印制電路板)設(shè)計中,走線是連接電路元器件、實現(xiàn)信號傳輸與電源分配的核心環(huán)節(jié)。隨著電子設(shè)備向高頻、高速、高集成度方向發(fā)展,常規(guī)走線已無法滿足復(fù)雜電路的性能需求,特殊走線...
關(guān)鍵字:
PCB
電容
隨著電子設(shè)備向高速、高密度、小型化方向發(fā)展,高速PCB(Printed Circuit Board,印制電路板)設(shè)計逐漸成為電子工程領(lǐng)域的核心挑戰(zhàn)。當(dāng)系統(tǒng)時鐘頻率超過50MHz,或信號上升時間小于1ns時,傳統(tǒng)PCB設(shè)計...
關(guān)鍵字:
PCB
信號
在現(xiàn)代電子設(shè)備向高速化、小型化、多功能化發(fā)展的趨勢下,PCB(印刷電路板)作為電子系統(tǒng)的基礎(chǔ)載體,其設(shè)計質(zhì)量直接決定了產(chǎn)品的性能穩(wěn)定性、電磁兼容性以及生產(chǎn)成本。其中,層疊設(shè)計是PCB設(shè)計的核心環(huán)節(jié)之一,它不僅影響著信號完...
關(guān)鍵字:
PCB
電磁
在5G基站、AI加速卡等高密度電子設(shè)備中,局部熱點積聚已成為制約產(chǎn)品可靠性的核心挑戰(zhàn)。某8通道毫米波相控陣模塊因散熱不良導(dǎo)致射頻芯片溫度超標(biāo)15℃,最終通過FloTHERM與Icepak聯(lián)合仿真優(yōu)化,將最高溫度從105℃...
關(guān)鍵字:
FloTHERM
PCB
熱設(shè)計仿真
在電子設(shè)備的硬件架構(gòu)中,印刷電路板(PCB)是承載元器件、傳輸電信號的核心載體。隨著電子設(shè)備向高性能、小型化、多功能方向發(fā)展,多層PCB的應(yīng)用愈發(fā)廣泛。細(xì)心的從業(yè)者會發(fā)現(xiàn),市場上主流的多層PCB幾乎都是4層、6層、8層等...
關(guān)鍵字:
PCB
信號
在電子設(shè)備維修與升級過程中,片狀元器件(Surface Mount Component, SMC)的拆卸是常見但極具挑戰(zhàn)性的任務(wù)。這些微小型元件直接貼裝在PCB板表面,無引線或短引線設(shè)計雖提升了安裝密度與可靠性,卻給拆卸...
關(guān)鍵字:
PCB
SMC
在現(xiàn)代電子設(shè)備中,PCB(印刷電路板)是承載和連接電子元器件的核心載體,而多層PCB憑借其高密度布線、良好的信號完整性、強(qiáng)大的電磁兼容性等優(yōu)勢,成為高性能電子設(shè)備的首選。但多層PCB的內(nèi)部結(jié)構(gòu)復(fù)雜,涉及層疊設(shè)計、介質(zhì)材料...
關(guān)鍵字:
PCB
電源層
在計算機(jī)硬件領(lǐng)域,主板作為整個系統(tǒng)的核心承載平臺,其性能和穩(wěn)定性直接決定了設(shè)備的運行效果。根據(jù)應(yīng)用場景的不同,主板主要分為工業(yè)主板和商業(yè)主板兩大類別。很多人在選型時,常常會混淆兩者的定位,導(dǎo)致設(shè)備在實際應(yīng)用中出現(xiàn)各種問題...
關(guān)鍵字:
主板
PCB