1、單一網(wǎng)絡的信號質量：在信號路徑或返回路徑上由于阻抗突變而引起的反射與失真。

2、多網(wǎng)絡間的串擾：理想回路和非理想回路耦合的互電容、互電感

3、電源分配系統(tǒng)(PDS)中的軌道塌陷：在電源/地網(wǎng)絡中的阻抗壓降

4、來自元件或系統(tǒng)的電磁干擾

當今的電子設計工程師可以分成兩種，一種是已經(jīng)遇到了信號完整性問題，一種是將要遇到信號完整性問題。

對于未來的電子設備，頻率越來越高，射頻元器件越來越小，越來越集中化、模塊化。因此電磁信號未來也會變得越來越密集，所以提前學習信號完整性和電源完整性相關的知識可能對于我們對于電路的設計更有益處吧。

對信號完整性和電源完整性分析中常常分為五類問題：

1、單信號線網(wǎng)的三種退化(反射、電抗，損耗)

反射：一般都是由于阻抗不連續(xù)引起的，即沒有阻抗匹配。反射系數(shù)=ZL-ZO/(ZL+ZO)，其中ZO叫做特性阻抗，一般情況下中都為50Ω。為啥是50Ω，75Ω的的傳輸損耗小，33Ω的信道容量大，所以選擇了他們的中間數(shù)50Ω。下圖為點對電拓撲結構四種常用端接，其中第一種，源端匹配為首選。

電抗：電抗分為阻抗和導納。阻抗Z=R+jwL,導納為阻抗的倒數(shù)。高頻情況下，電阻、電容和電感會產生寄生參數(shù)。

等效模型如下圖所示：

其中ft為諧振頻率，一般為

損耗：根據(jù)電磁場理論，頻率越高，電磁波在傳輸過程中損耗大，同樣，高頻信號也是，頻率越高，上升時間越短，在傳輸線上損耗越大。因此，我們?yōu)榱吮苊鈸p耗導致出現(xiàn)的失真現(xiàn)象(眼圖縮小)我們可以在發(fā)送端增強高頻信號，或者在接收端減小低頻信號。發(fā)送端使用預加重、去加重和接收端使用均衡器來避免因損耗導致的信號失真問題。均衡器實際上是一個高通濾波器，下圖是一個簡單的高通濾波器，即均衡器

2、多線網(wǎng)間串擾

串擾是兩條或多條互連線之間產生的干擾。從“場”的角度來說，一根互連線上高速變化的信號會在其周圍空間感生出變化的磁場，由于變化磁場會產生感應電流，其他信號線會受到感應電流的影響，進而影響原信號的工作。從“路”的角度來說，可以把互連線之間的分布參數(shù)提取出來，把互連線之間的自感、互感、耦合電容考慮到電路分析當中，進而分析傳到輸出端的信號質量。

串擾主要分為近端串擾和遠端串擾，這和信號的傳播機理是緊密相關的。近端串擾持續(xù)時間較長，干擾的幅度不高;而遠端串擾持續(xù)時間短，干擾峰值很高。信號的上升沿越短、互連線的長度越長，信號的串擾就會越嚴重。

串擾消除思路：1、不要和“陌生鄰居”一起走太近、走太長路

2、微帶線上加敷涂層材料

3、條件嚴酷時布成帶狀線

4、采用寬返回平面比任何其他結構的串擾都要小

3、PI電源完整性(塌陷/壓沉/噪聲)

其中軌道塌陷一般為地彈/電源彈，也稱同步開關噪聲SSN(Synchronous Switch Noise)它是什么原因產生的呢?導體導體之間會有自感和互感，當然電源地平面也不例外。根據(jù)電感的電流電壓公式 [ U=L*dI/dt ] ，電源的輸出電流在發(fā)生變化時，將在電源地回路上感應出一個電壓，造成實際供給電路的電壓發(fā)生波動。

因此要減小電源地塌陷噪聲，從公式可知，可以減小接地線的自感或者增加互感。如何減小自感呢，可以盡量讓接地導線盡量短，添加去耦電容，在高頻時采用多點接地(多點接地即電感并聯(lián)，根據(jù)電感并聯(lián)公式，可知電感并聯(lián)，總電感大大減小)。

4、EMI電磁完整性(場-路干擾/抗干擾)

在高頻信號下，電路中的連接線、引腳都可以作為天線向外輻射電磁波，這些天線也可以接收來自其他電路的電磁波。

EMI牽涉三個環(huán)節(jié)：干擾源頭、易敏感接收端、雙向傳播路徑(末端則屬天線效應)。

EMI重在源頭/收端及路徑分析。包括抑制反射、抑制串擾、抑制共模電流、改進互連設計。電纜、導線或封裝引腳都有不同程度的天線特性，PCB、IC的走線和電纜都能作為發(fā)射源。

對于干擾源頭，可以在電源端添加旁路電容，濾除高頻電流。對于易敏感接收端，可以在負載端添加去耦電容，將高頻電流導入地。在產品的連接電纜上套裝鐵氧體可以抑制電纜的輻射或磁珠吸收電纜的輻射。

5、TI時序完整性(信號及時鐘的時序抖動)

在眼圖中，噪聲影響眼高;抖動影響眼寬。

時域中的抖動就是頻域中的相位噪聲。

在高速I/O系統(tǒng)中，由芯片/封裝與PCB引起的抖動不再孤立，要對芯片/封裝與PCB互連同時進行優(yōu)化設計。