“是說芯語”已陪伴您1001天

芯片設(shè)計(jì)已經(jīng)開始使用3nm全柵（GAA）多橋溝道FET晶體管結(jié)構(gòu)。與5nm工藝相比，該MBCFET結(jié)構(gòu)將使芯片面積減少35%，性能提高30%，功耗降低50%。三星表示，3nm工藝的良率已經(jīng)接近量產(chǎn)的4nm工藝。

三星電子總裁兼代工業(yè)務(wù)主管Siyoung Choi博士在2021年第五屆年度三星代工論壇（SFF）上表示：“我們將提高整體生產(chǎn)能力，引領(lǐng)最先進(jìn)的技術(shù)，同時(shí)進(jìn)一步擴(kuò)大芯片規(guī)模，并通過應(yīng)用持續(xù)進(jìn)行技術(shù)創(chuàng)新?；?nm的經(jīng)驗(yàn)，我們預(yù)計(jì)到2nm的過渡將是平穩(wěn)的。”

Choi表示，關(guān)于三星美國新工廠選址的最終結(jié)果也將發(fā)布。

三星計(jì)劃在2022年上半年開始生產(chǎn)其客戶的第一款基于3nm的芯片設(shè)計(jì)，而第二代3nm預(yù)計(jì)將在2023年生產(chǎn)。采用MBCFET技術(shù)的2nm工藝節(jié)點(diǎn)處于開發(fā)的早期階段，將于2025年量。

然而，三星代工部門仍在改進(jìn)其當(dāng)前的FinFET工藝技術(shù)，以支持具有成本效益和特定應(yīng)用競(jìng)爭力的專業(yè)產(chǎn)品。與28nm工藝相比，17nm FinFET的面積減少了43%，性能提高了39%，功耗效率提高了49%。

三星還在開發(fā)其用于3.3V高壓或閃存式嵌入式MRAM（eMRAM）的14nm工藝，從而提高微控制器（MCU）、物聯(lián)網(wǎng)和可穿戴設(shè)備的寫入速度和密度。從14nm射頻（RF）平臺(tái)過渡到8nm預(yù)計(jì)將會(huì)受5G半導(dǎo)體市場(chǎng)（從低于6GHz應(yīng)用到毫米波應(yīng)用）歡迎。

三星還希望更多地運(yùn)用3D和chiplet技術(shù)，在單個(gè)封裝中實(shí)現(xiàn)射頻和數(shù)字器件的異構(gòu)集成。

----------------------- END-----------------------