這兩年，臺積電、三星在先進工藝上你追我趕，下一步比拼的就是3nm、2nm。

三星此前已經(jīng)宣布，3nm 3GAE低功耗版2022年初量產(chǎn)，3nm 3GAP高性能版2023年初量產(chǎn)，2nm 2GAP 2025年量產(chǎn)。

臺積電CEO魏哲家最新公開表示，臺積電3nm N3將在今年內(nèi)風險性試產(chǎn)，2022年下半年大規(guī)模量產(chǎn)，2023年第一季度獲得實際收入。

臺積電N3 3nm工藝將是N5 5nm之后的全新節(jié)點，號稱經(jīng)過密度可增加70%，同等功耗下性能可提升10-15%，同等性能下功耗可降低25-30%，并且使用更多層的EUV光刻(不低于N5 14層)，因此更加復雜化，整個工藝流程的工序超過1000道。

N3還會衍生出一個N3E版本，可以視為增強版，有更好的性能、功耗、良品率，同時設計和IP上完全兼容N3，2024年量產(chǎn)。

臺積電的N2 2nm工藝一直比較神秘，官方此前只是確認會考慮使用GAAFET(環(huán)繞柵極場效應晶體管)，但從未明確是否真的上馬。

按照魏哲家的最新說法，N2工藝將在2025年量產(chǎn)，并強調(diào)無論集成密度還是性能都是業(yè)內(nèi)最好的，但未給出具體指標。

之前預計臺積電2nm 2024年就能量產(chǎn)，結果現(xiàn)在節(jié)奏也放緩了，和三星基本同步，就看誰的表現(xiàn)更好了，當然還有高昂的成本問題。

大家最關心的3nm方面，第一代計劃明年下半年投產(chǎn)，同時，3nm也有增強版(N3E)，計劃2023年下半年投產(chǎn)。顯然，這樣的節(jié)奏大概率會與第一大客戶蘋果的A16、A17處理器相對應。

“E”的后綴說實話比較新鮮，畢竟7nm增強版、5nm增強版都是用“P”做后綴，不知道E代表底氣更足還是更差了，謹慎猜測是后者。

按照此前披露的信息，第一代3nm(N3)的功耗將比5nm降低25~30%，性能提升10~15%，晶體管密度提升70%?？v向?qū)Ρ鹊脑挘跤?nm之于7nm的變化，坦率來說，有些讓人失望。

另外，針對部分特定需求客戶，臺積電還有4nm在準備，它可以視為5nm的改良版，晶體管密度提升6%，同時制造流程簡化，換言之，良率會更高。

在微觀層面，臺積電的3nm仍舊是FinFET晶體管結構，這預計也是FinFET的謝幕之作。Intel、三星、臺積電都將悉數(shù)向GAA(環(huán)繞柵極)晶體管過渡，其中Intel稱之為RibbonFET，擁有獨家的PowerVia背面電路技術。

這兩年臺積電靠著先進工藝搶占了全球半導體晶圓代工市場的份額，第三季度5nm芯片出貨量占晶圓總收入的18%，7nm占34%，這兩種工藝就貢獻了52%的收入，在這方面能打的對手一個都沒有，三星及Intel都要落后很多。

不過，對臺積電來說，眼下的日子好過，未來幾年的隱憂還是少不了的，危機早就在埋伏中了。

臺積電這幾年業(yè)績大漲是在對手工藝進展落后的情況下實現(xiàn)的，但是臺積電7nm節(jié)點開始晶圓成本就降不下來了，5nm成本更高，接下來的3nm升級周期也延長到了2.5年，功耗、密度縮放得更差，2nm工藝要到2025年了。

臺積電的放緩給了三星及Intel追趕的機會，按照Intel規(guī)劃的路線圖，他們在2024年要量產(chǎn)20A工藝，大概相當于2nm工藝，2025年還會量產(chǎn)在下一代的18A工藝。

從20A工藝開始，Intel還會放棄FinFET工藝，升級兩大革命性新技術——RibbonFET及PowerVia。

根據(jù)Intel所說，RibbonFET是Intel對Gate All Around晶體管的實現(xiàn)，它將成為公司自2011年率先推出FinFET以來的首個全新晶體管架構。該技術加快了晶體管開關速度，同時實現(xiàn)與多鰭結構相同的驅(qū)動電流，但占用的空間更小。

PowerVia是Intel獨有的、業(yè)界首個背面電能傳輸網(wǎng)絡，通過消除晶圓正面供電布線需求來優(yōu)化信號傳輸。

總的來說，臺積電現(xiàn)在的小日子很不錯，但是未來幾年里要面臨對手加速追趕的壓力，Intel CEO基辛格喊出未來幾年恢復半導體領導地位的口號不是空話，2025年左右會有一場決戰(zhàn)。