電源設(shè)計(jì)者如今面臨兩個(gè)主要問(wèn)題：消除有害的輸入諧波電流和確保功率因數(shù)盡可能地接近于1。有害的諧波電流會(huì)導(dǎo)致傳輸設(shè)備過(guò)熱，并帶來(lái)后續(xù)必須解決的干擾難題；這兩者也會(huì)對(duì)電路的尺寸和/或效率產(chǎn)生不利影響。如果施加在線(xiàn)路上的負(fù)載不是純電阻性的，輸入電壓和電流波形之間將產(chǎn)生相移，從而增加視在功率并降低傳輸效率。如果非線(xiàn)性負(fù)載使輸入電流波形失真，則會(huì)引起電流諧波，從而進(jìn)一步降低傳輸效率并將干擾引入市電電網(wǎng)。

如果要解決這些問(wèn)題，需要了解功率變換的基本原理。電源當(dāng)中通常將來(lái)自墻上插座的交流電壓連接至整流電路，整流管將交流電壓轉(zhuǎn)換為固定極性的交流信號(hào)且其峰值電壓等效于一個(gè)固定的VDC電壓。該信號(hào)被饋入一個(gè)大電容，構(gòu)成一個(gè)濾波器，可以平滑電壓波形中的紋波。新產(chǎn)生的DC信號(hào)被饋送到電源的DC/DC變換器級(jí)，以實(shí)現(xiàn)最終輸出所需的低壓DC。

如果我們回到原來(lái)的整流級(jí)看波形，輸入交流電壓是一個(gè)傳統(tǒng)的正負(fù)極交替的對(duì)稱(chēng)正弦波。然而，輸入電流表現(xiàn)為一系列尖峰，隨著輸入電壓的升高而增大。這是因?yàn)槎O管導(dǎo)通（因此電流流動(dòng)）只會(huì)在大電容充電時(shí)發(fā)生，此時(shí)VAC輸入電壓超過(guò)存儲(chǔ)在電容上的DC電壓。當(dāng)VAC低于存儲(chǔ)的電容電壓時(shí)，存儲(chǔ)在大電容上的電荷將支持電源的輸出。在此期間，能量從電容轉(zhuǎn)移到負(fù)載，這會(huì)導(dǎo)致電容電壓下降。一旦AC電壓再次超過(guò)儲(chǔ)能電容上的（現(xiàn)在較低的）電壓，電容就會(huì)重新充電。這種短的充電窗口意味著輸入電流以三角形脈沖而不是正弦波的形式提供。

圖1：整流級(jí)的輸入電流表現(xiàn)為一系列包含大量諧波成分的尖峰信號(hào)，這會(huì)污染AC線(xiàn)路

這種尖峰電流波形由一系列工頻諧波組成。諧波含量受到為保護(hù)配電網(wǎng)絡(luò)而制定的各種國(guó)家和國(guó)際法規(guī)的限制。圖1所示電路的功率因數(shù)往往非常低，約為0.5，與理想的1相去甚遠(yuǎn)。

這個(gè)問(wèn)題可以通過(guò)幾種不同的方式來(lái)解決。最簡(jiǎn)單的方法是添加一個(gè)電感來(lái)抵消電路的電容分量 - 這種技術(shù)稱(chēng)為無(wú)源功率因數(shù)校正。然而，無(wú)源功率校正的作用有限。在具有高功率輸出的應(yīng)用中，所需電感的物理尺寸使其不切實(shí)際。在這種情況下，通常使用有源PFC電路來(lái)使電路的功率因數(shù)更接近于1，而不會(huì)對(duì)電路的尺寸產(chǎn)生負(fù)面影響。有源功率因數(shù)校正由PFC二極管、電感和MOSFET組成。MOSFET用作高頻開(kāi)關(guān)，由執(zhí)行功率因數(shù)校正算法的控制器驅(qū)動(dòng)。

開(kāi)關(guān)電路強(qiáng)制輸入電流跟隨整流后的VAC輸入，并再次變?yōu)檫m當(dāng)?shù)恼也?。理想情況下，正弦波具有低失真，以消除可污染AC線(xiàn)路的諧波電流。由于電壓和電流波形同相，功率因數(shù)也上升到接近理想值1。

圖2：具有有源功率因數(shù)校正功能的整流級(jí)將輸入電流變?yōu)檎也?

實(shí)現(xiàn)有源PFC電路的一個(gè)簡(jiǎn)單方法是使用Power Integrations的HiperPFS-4解決方案（見(jiàn)圖3）。HiperPFS-4器件包括一個(gè)超低反向恢復(fù)電荷二極管，通過(guò)最大限度地減少二極管的轉(zhuǎn)換損耗來(lái)實(shí)現(xiàn)高效率。它還具有可降低導(dǎo)通損耗的低RDS(ON)MOSFET和集成了許多安全功能的高級(jí)連續(xù)導(dǎo)通模式控制器。

圖3：Power Integrations的HiperPFS-4

HiperPFS-4器件同時(shí)集成了功率因數(shù)校正二極管、MOSFET和控制器，這種高集成度有助于縮短開(kāi)發(fā)時(shí)間并加快上市速度。將關(guān)鍵元件集成在一個(gè)封裝內(nèi)的另一個(gè)優(yōu)勢(shì)是最大限度地減少連線(xiàn)中的寄生電感。電路電感的降低有助于降低PFC二極管兩端的電壓應(yīng)力和MOSFET的峰值漏源極電壓，從而提高電路的可靠性。此外，所使用的二極管具有軟恢復(fù)特性，可減少振鈴，從而降低EMI。將二極管和MOSFET集成在一個(gè)封裝內(nèi)可顯著減小環(huán)路大小，進(jìn)一步降低EMI。

圖4：HiperPFS-4器件在同一個(gè)封裝內(nèi)集成了用于有源功率因數(shù)校正的關(guān)鍵元件，以最大限度地減少連線(xiàn)中的寄生電感，從而降低功率開(kāi)關(guān)上的di/dt感應(yīng)電壓應(yīng)力

總結(jié)

有源功率因數(shù)校正是減少有害的輸入諧波電流和提高功率因數(shù)的最佳方法。Power Integrations開(kāi)發(fā)了HiperPFS-4解決方案，將有源功率因數(shù)校正所需的關(guān)鍵元件集成到同一個(gè)封裝內(nèi)。這種方案可大幅減少輸入電流諧波并提高功率因數(shù)，同時(shí)解決了在傳統(tǒng)電路設(shè)計(jì)常見(jiàn)的許多布局問(wèn)題，例如降低電壓應(yīng)力、EMI和寄生損耗。