LDO關(guān)鍵參數(shù)詳解

輸入電壓范圍(Input Voltage)

在查詢(xún)器件的輸入電壓范圍時(shí)，注意區(qū)分“AbsoluteMaximum Rating”和“Operating Rating”兩個(gè)額定值的含義。前者表示的是器件可耐受的額定參數(shù)，超過(guò)該參數(shù)器件可能受到永久性的損害;后者表示的是滿(mǎn)足器件正常工作條件的額定參數(shù)。

【例】MIC29302，其可耐受的的輸入電壓范圍為-20~+60V，而保證正常工作的最大輸入電壓則為+26V。因此若選擇MIC29302作為設(shè)計(jì)中的電源轉(zhuǎn)換芯片，則其正常工作時(shí)最大輸入電壓不得超過(guò)26V(而不是60V)。

輸入和輸出的壓差(重要)

LDO 1117，在輸入6.2V，輸出5.0V(即：壓差1.2V)時(shí)，輸出紋波超過(guò)100mV。將輸入提高到6.5V(即：壓差提高到1.5V)后，輸出紋波減小到20mV以?xún)?nèi)?？梢?jiàn)，該型號(hào)對(duì)輸出波形穩(wěn)定的最小壓差為1.5V。設(shè)計(jì)時(shí)應(yīng)保證輸入和輸出的壓差大于1.5V，這樣才能保證獲得較高質(zhì)量的輸出。

最小負(fù)載電流(Minimum Load Current)

有些LDO會(huì)對(duì)最小負(fù)載電流有要求。若實(shí)際應(yīng)用中負(fù)載較輕，低于LDO的最小負(fù)載要求，可能會(huì)造成LDO的非正常工作。

LM1117-ADJ，輸出1.26V給FPGA的核電壓供電。在FPGA加載前，該電壓輸出可高至1.60V，在FPGA加載后才達(dá)到正常的1.26V。原因是LM1117-ADJ具有5mA的最小負(fù)載電流要求，F(xiàn)PGA在加載前其核電壓幾乎不消耗電流，達(dá)不到最小負(fù)載要求，從而導(dǎo)致輸出異常。解決的方法是在LDO輸出并上一個(gè)小于250Ω的電阻負(fù)載(對(duì)應(yīng)5mA負(fù)載電流)，以滿(mǎn)足其最小負(fù)載電流的要求。