基于zedboard的串口使用實例，vivado? ?vitis?2021

時間：2021-10-29 14:04:10

關(guān)鍵字：串口 zedboard vi

手機(jī)看文章

掃描二維碼
隨時隨地手機(jī)看文章

[導(dǎo)讀]VivadoML最新版2021下載方法：《安裝Vivado2021.1ML版，編譯時間真的會減少嗎？》今天我們通過zedboard串口使用的實例來簡單介紹vivado和vitis的使用步驟。1，首先打開軟件，新建一個空白工程：createproject2，選擇工程路徑和FPGA型...

Vivado ML最新版2021下載方法：《安裝Vivado 2021.1 ML版，編譯時間真的會減少嗎？》

今天我們通過zedboard 串口使用的實例來簡單介紹vivado和vitis的使用步驟。

1，首先打開軟件，新建一個空白工程：create project

2，選擇工程路徑和FPGA型號：zynq-7000系列的xc7z020

3，新建block design，點擊“ ”添加ZYNQ7處理器系統(tǒng)，也就是所謂的PS部分。

4，添加后雙擊進(jìn)行設(shè)置，分別設(shè)置串口、時鐘和DDR。

5，點擊run block automation，連接時鐘，點擊validation

6，右擊sources下BD_PS，先generate output products，完成后create HDL Wrapper，完成后點擊左側(cè)欄最下面的generate bitstream，產(chǎn)生bit文件。至此，硬件電路就搭建完成了。

7，bit生成后，在左側(cè)頂端file下導(dǎo)出Hardware，記得選 include bitstream，然后選擇 .xsa文件的存放位置和名稱。

8，launch vitis IDE，選擇workspace位置，新建platform，選擇之前導(dǎo)出的 .xsa文件。?

9，新建 application project，選擇hello world工程

10，右鍵uart_use，debug as -> debug config，雙擊GDB進(jìn)行配置