你們?cè)O(shè)計(jì)人員代碼里assertion加的多嗎？
[導(dǎo)讀]"在設(shè)計(jì)RTL上加assertion一般和什么有關(guān)呢？芯片類型？設(shè)計(jì)人員素質(zhì)？項(xiàng)目需求？還是其他因素呢"很多規(guī)范都可以做出成功的芯片，甚至有些公司根本就沒(méi)有什么規(guī)范，開(kāi)發(fā)人員根本不按規(guī)范做也能做出成功的芯片。作為工程人員，用不用規(guī)范、怎么規(guī)范不僅僅是看能不能做出成功的芯片，更要考...
"在設(shè)計(jì)RTL上加assertion一般和什么有關(guān)呢？芯片類型？設(shè)計(jì)人員素質(zhì)？項(xiàng)目需求？還是其他因素呢"很多規(guī)范都可以做出成功的芯片，甚至有些公司根本就沒(méi)有什么規(guī)范，開(kāi)發(fā)人員根本不按規(guī)范做也能做出成功的芯片。作為工程人員，用不用規(guī)范、怎么規(guī)范不僅僅是看能不能做出成功的芯片，更要考慮投入和產(chǎn)出，要考慮怎么樣用最短的時(shí)間、最少的人力做出符合使用要求的芯片產(chǎn)品。這是一個(gè)做事方法的問(wèn)題。說(shuō)到底，規(guī)范就是輔助提高團(tuán)隊(duì)溝通和合作效率、快速收斂問(wèn)題的工具。
我認(rèn)為加不加斷言跟設(shè)計(jì)人員素質(zhì)是有關(guān)的，但更重要的是取決于整個(gè)團(tuán)隊(duì)的素質(zhì)水平。高效的斷言依賴前期需求規(guī)格穩(wěn)定明確，畢竟開(kāi)發(fā)斷言需要時(shí)間，如果規(guī)格需求在代碼實(shí)現(xiàn)階段頻繁變動(dòng)，斷言的優(yōu)勢(shì)就不明顯，斷言開(kāi)發(fā)工作也就顯得雞肋了。
有多少人懂?dāng)嘌裕?/span>很多追求時(shí)髦，把uvm作為所謂標(biāo)配，其實(shí)也就是噱頭，該驗(yàn)的水還是水，不管你用什么方法學(xué)。國(guó)內(nèi)很多設(shè)計(jì)變來(lái)變?nèi)?，設(shè)計(jì)改來(lái)改去一直不穩(wěn)定，還有時(shí)間寫斷言？?jī)?nèi)部信號(hào)之間的時(shí)序關(guān)系是要很清楚明白定義出來(lái)寫成文檔，然后才好寫斷言！設(shè)計(jì)人員連寫文檔的時(shí)間都沒(méi)有還寫毛斷言。設(shè)計(jì)代碼很隨意，代碼一更改斷言全報(bào)廢，直接assert off掉，省得仿真器吐出不干凈的東西，整個(gè)世界都清凈了。非常希望設(shè)計(jì)人員能夠在代碼內(nèi)部加斷言來(lái)檢查自己覺(jué)得容易出錯(cuò)的地方，甚至可以加上功能覆蓋點(diǎn)來(lái)測(cè)試驗(yàn)證人員是否驗(yàn)證到了這個(gè)點(diǎn)。但是這無(wú)疑會(huì)給設(shè)計(jì)人員帶來(lái)工作量。
這個(gè)東西的核心不是規(guī)范，而是設(shè)計(jì)和驗(yàn)證對(duì)于電路本身的理解，哪些地方是容易出錯(cuò)，傳統(tǒng)驗(yàn)證方法覆蓋不了的，需要內(nèi)部檢查。功能覆蓋率收集不了，需要通過(guò)SVA的Cover來(lái)補(bǔ)充，檢查驗(yàn)證完備性。這個(gè)就跟電路設(shè)計(jì)一樣，核心是對(duì)業(yè)務(wù)的理解和邏輯時(shí)序設(shè)計(jì)，所以規(guī)范不是芯片開(kāi)發(fā)核心要素，不同公司都有不同規(guī)范，大家都能作出成功的芯片。
SVA要設(shè)計(jì)有效落地，一是設(shè)計(jì)人員的能力要提升，要懂得設(shè)計(jì)的可驗(yàn)證性，甚至驗(yàn)證方法學(xué)，二是要給設(shè)計(jì)人員時(shí)間。
快節(jié)奏，強(qiáng)工作量的開(kāi)發(fā)模式，設(shè)計(jì)人員很難有時(shí)間去琢磨SVA的添加。最終的效果就是形式上看到一些部分強(qiáng)制的要求加了很多毫無(wú)價(jià)值的水SVA，最后看不到什么效果。以SVA發(fā)現(xiàn)問(wèn)題的數(shù)量來(lái)看，少之又少。
我認(rèn)為加不加斷言跟設(shè)計(jì)人員素質(zhì)是有關(guān)的，但更重要的是取決于整個(gè)團(tuán)隊(duì)的素質(zhì)水平。高效的斷言依賴前期需求規(guī)格穩(wěn)定明確，畢竟開(kāi)發(fā)斷言需要時(shí)間，如果規(guī)格需求在代碼實(shí)現(xiàn)階段頻繁變動(dòng)，斷言的優(yōu)勢(shì)就不明顯，斷言開(kāi)發(fā)工作也就顯得雞肋了。
有多少人懂?dāng)嘌裕?/span>很多追求時(shí)髦，把uvm作為所謂標(biāo)配，其實(shí)也就是噱頭，該驗(yàn)的水還是水，不管你用什么方法學(xué)。國(guó)內(nèi)很多設(shè)計(jì)變來(lái)變?nèi)?，設(shè)計(jì)改來(lái)改去一直不穩(wěn)定，還有時(shí)間寫斷言？?jī)?nèi)部信號(hào)之間的時(shí)序關(guān)系是要很清楚明白定義出來(lái)寫成文檔，然后才好寫斷言！設(shè)計(jì)人員連寫文檔的時(shí)間都沒(méi)有還寫毛斷言。設(shè)計(jì)代碼很隨意，代碼一更改斷言全報(bào)廢，直接assert off掉，省得仿真器吐出不干凈的東西，整個(gè)世界都清凈了。非常希望設(shè)計(jì)人員能夠在代碼內(nèi)部加斷言來(lái)檢查自己覺(jué)得容易出錯(cuò)的地方，甚至可以加上功能覆蓋點(diǎn)來(lái)測(cè)試驗(yàn)證人員是否驗(yàn)證到了這個(gè)點(diǎn)。但是這無(wú)疑會(huì)給設(shè)計(jì)人員帶來(lái)工作量。
這個(gè)東西的核心不是規(guī)范，而是設(shè)計(jì)和驗(yàn)證對(duì)于電路本身的理解，哪些地方是容易出錯(cuò)，傳統(tǒng)驗(yàn)證方法覆蓋不了的，需要內(nèi)部檢查。功能覆蓋率收集不了，需要通過(guò)SVA的Cover來(lái)補(bǔ)充，檢查驗(yàn)證完備性。這個(gè)就跟電路設(shè)計(jì)一樣，核心是對(duì)業(yè)務(wù)的理解和邏輯時(shí)序設(shè)計(jì)，所以規(guī)范不是芯片開(kāi)發(fā)核心要素，不同公司都有不同規(guī)范，大家都能作出成功的芯片。
SVA要設(shè)計(jì)有效落地，一是設(shè)計(jì)人員的能力要提升，要懂得設(shè)計(jì)的可驗(yàn)證性，甚至驗(yàn)證方法學(xué)，二是要給設(shè)計(jì)人員時(shí)間。
快節(jié)奏，強(qiáng)工作量的開(kāi)發(fā)模式，設(shè)計(jì)人員很難有時(shí)間去琢磨SVA的添加。最終的效果就是形式上看到一些部分強(qiáng)制的要求加了很多毫無(wú)價(jià)值的水SVA，最后看不到什么效果。以SVA發(fā)現(xiàn)問(wèn)題的數(shù)量來(lái)看，少之又少。
下載文檔
