隨著FPGA和大規(guī)模集成電路的發(fā)展，數(shù)據(jù)交換的實(shí)現(xiàn)有了新的方法。在該設(shè)計(jì)中，F(xiàn)PGA完成串口數(shù)據(jù)信號(hào)(TXD、RXD)的交換，專用的時(shí)隙交換芯片完成串口握手線(RTS、CTS、DTR、DSR、DCD、RI)的交換。內(nèi)部有硬件沖突監(jiān)測(cè)功能，能夠自動(dòng)檢測(cè)到2個(gè)終端同時(shí)連接到同一個(gè)信道或2個(gè)信道連接到同一個(gè)終端，并自動(dòng)將舊的連接狀態(tài)拆除，建立新的鏈路。這樣就使原來(lái)的連接終端進(jìn)入空閑狀態(tài)，保證終端和信道時(shí)間軸上的無(wú)縫隙切換。通過(guò)判斷RI的狀態(tài)，它還可以監(jiān)視信道DCE的狀態(tài)，判斷出信道是否有請(qǐng)求，并上報(bào)給監(jiān)控。

技術(shù)指標(biāo)如下：①交換規(guī)模：40×40×8；②最大切換建立時(shí)間：200μs；③握手線最大傳輸延時(shí)：125μs；④數(shù)據(jù)線最大傳輸延時(shí)：小于1μs；⑤串行數(shù)據(jù)速率：8.192 Mbps。

1 硬件實(shí)現(xiàn)

數(shù)據(jù)交換矩陣在主控單元的控制下，將終端數(shù)據(jù)端口和信道數(shù)據(jù)端口進(jìn)行物理交換。交換矩陣包括DTE端口40個(gè)(包含24個(gè)DTE接口，16個(gè)DTE／DCE可配置接口)，DCE端口40個(gè)(包含24個(gè)DCE接口，16個(gè)DTE／DCE可配置接口)。數(shù)據(jù)交換矩陣是由數(shù)據(jù)線交換矩陣(TXD、RXD)、握手線交換矩陣(RTS、CTS、DTR、DSR、DCD、RI)和交換控制模塊(單片機(jī)實(shí)現(xiàn))組成。交換控制模塊管理數(shù)據(jù)線和握手線2個(gè)交換模塊，連續(xù)對(duì)2個(gè)模塊進(jìn)行操作。數(shù)據(jù)線交換由可編程邏輯器件完成，握手線交換由時(shí)隙交換器件完成。

數(shù)據(jù)線交換模塊由FPGA實(shí)現(xiàn)，選用30萬(wàn)門(mén)的可編程邏輯器件實(shí)現(xiàn)，其資源已經(jīng)滿足了數(shù)據(jù)線路交換的需求，并可以再擴(kuò)展。握手線交換模塊選用TSI(TIME SLOT INTERCHANGE)芯片MT90820，具有16對(duì)收發(fā)數(shù)據(jù)流，最大可實(shí)現(xiàn)2 048×2 048通道無(wú)阻塞交換。交換矩陣的控制單元選用通用的8051系列單片機(jī)。CPLD_1、CPLD_2和CPLD_3選用MAX7064，可以接4組串口握手線(CPLD_1、CPLD_2和CPLD_3的功能也可以用一個(gè)較大資源的FPGA來(lái)實(shí)現(xiàn)，這里選用小的CPLD來(lái)完成)。功能如圖1所示。

FPGA和CPLD內(nèi)部的功能都是通過(guò)硬件描述語(yǔ)言VHDL實(shí)現(xiàn)的。FPGA完成數(shù)據(jù)信號(hào)的交換、傳輸切換命令、讀取DCE信道狀態(tài)等功能。它模擬了一個(gè)Intel的8位總線接口(連接控制單元)；一個(gè)Motorola的16位總線接口(連接時(shí)隙交換芯片)，從而進(jìn)行接口時(shí)序的變換。FPGA中的數(shù)據(jù)交換狀態(tài)寄存器與相對(duì)應(yīng)握手線交換芯片中的所有寄存器一致，來(lái)確保數(shù)據(jù)線和握手線交換同步。CPLD完成4組串口握手線的串并轉(zhuǎn)換、組幀、DTE／DCE選擇等功能。

CPLD_1只能接DTE，每個(gè)DTE的6條握手線(2發(fā)4收)對(duì)應(yīng)2個(gè)8位寄存器、1個(gè)發(fā)送寄存器、1個(gè)接收寄存器。RST／DTR對(duì)應(yīng)發(fā)送寄存器的前2位，CTS＼DSR＼DCD＼JI對(duì)應(yīng)接收寄存器的前4位。當(dāng)有同步信號(hào)Syn時(shí)(8 kHz)，每個(gè)發(fā)送寄存器串行移位輸出數(shù)據(jù)，4個(gè)發(fā)送寄存器每隔一幀循環(huán)地發(fā)送數(shù)據(jù)，則組成1個(gè)每幀為128時(shí)隙、128×8位、8.192 Mb／s數(shù)據(jù)流(STi)，送入握手線交換矩陣。DTE0到DTE3依次占用了數(shù)據(jù)幀中的第0到第3時(shí)隙，剩余都空閑。接收數(shù)據(jù)流過(guò)程相反。由握手線交換矩陣送過(guò)來(lái)固定幀格式的數(shù)據(jù)流(STo)進(jìn)入CPLD，通過(guò)同步信號(hào)Syn提取第0到第3時(shí)隙的前4位，放入相應(yīng)接收寄存器中，再依次對(duì)應(yīng)到各DTE的握手線信號(hào)(CTS＼DSR＼DCD＼RI)。這也就是信道(DCE)端口送來(lái)的握手信號(hào)，從而實(shí)現(xiàn)了交換。每個(gè)DTE占用的時(shí)隙是固定的，每幀中1個(gè)DTE占用1個(gè)時(shí)隙。如DTE0占用第0時(shí)隙，以此類推。如圖2所示。

CPLD_2只能接DCE，每個(gè)DCE的6條握手線(4發(fā)2收)也對(duì)應(yīng)2個(gè)8位寄存器。CTS＼DSR＼DCD＼RI對(duì)應(yīng)發(fā)送寄存器的前4位，RST／DTR對(duì)應(yīng)接收寄存器的前2位。當(dāng)有同步信號(hào)Syn時(shí)(8 kHz)，每個(gè)發(fā)送寄存器串行移位輸出數(shù)據(jù)，4個(gè)發(fā)送寄存器每隔一幀循環(huán)地發(fā)送數(shù)據(jù)，則組成1個(gè)數(shù)據(jù)流(STi)，送入握手線交換矩陣。DCE0到DCE3依次占用了數(shù)據(jù)幀中的第0到第3時(shí)隙，剩余都空閑。接收數(shù)據(jù)流過(guò)程相反。由握手線交換矩陣送過(guò)來(lái)固定幀格式的數(shù)據(jù)流(STo)進(jìn)入CPLD，通過(guò)同步信號(hào)Syn提取第0到第3時(shí)隙的前4位，放入相應(yīng)接收寄存器中，再依次對(duì)應(yīng)到各DCE的握手線信號(hào)(RTS＼DTR)。這也就是終端(DTE)端口送來(lái)的握手信號(hào)，從而實(shí)現(xiàn)了交換。每個(gè)DCE占用的時(shí)隙是固定的，每幀中1個(gè)DCE占用1個(gè)時(shí)隙。如DCE0占用第0時(shí)隙，以此類推。如圖3所示。

CPLD_3是CPLD_1和CPLD_2功能的合并?？筛鶕?jù)用戶的需要，在FPGA的控制下，在CPLD內(nèi)部通過(guò)數(shù)據(jù)線和握手線的交叉變換可以把DTE變換成DCE，交叉方法類似于通用的RS232數(shù)據(jù)交叉線的做法。這樣做主要為了把DTE當(dāng)作DCE用。當(dāng)該DTE端口與其他DTE端口進(jìn)行交換時(shí)，要把它變成DCE端口用；當(dāng)該DTE端口與DCE端口進(jìn)行交換時(shí)，不進(jìn)行改變?nèi)匀蛔鳛镈TE端口用。在確定是DTE或是DCE后，可依據(jù)CPLD_1和CPLD_2的方法，送人握手線交換矩陣。

2 軟件實(shí)現(xiàn)

軟件實(shí)現(xiàn)采用C語(yǔ)言進(jìn)行模塊化設(shè)計(jì)，主要包括主程序單元、切換單元、查詢單元、中斷單元、主動(dòng)上報(bào)單元和看門(mén)狗。主程序包括數(shù)據(jù)交換矩陣的初始化配置和各個(gè)功能模塊的判斷選擇。切換單元控制FPGA和時(shí)隙芯片進(jìn)行各個(gè)端口的切換連接、拆除連接、沖突檢測(cè)以及強(qiáng)拆連接。中斷單元是與監(jiān)控通信的接口，負(fù)責(zé)接收監(jiān)控傳來(lái)的命令；發(fā)送要主動(dòng)上報(bào)的信息。查詢單元可以查詢各個(gè)信道的狀態(tài)，信道是否有請(qǐng)求(查詢信道振鈴信號(hào)RI是否有效)。主動(dòng)上報(bào)單元是指殲機(jī)上報(bào)、定時(shí)上報(bào)，來(lái)指示數(shù)據(jù)交換矩陣是否工作正常。

3 結(jié)束語(yǔ)

通過(guò)上面設(shè)計(jì)，可以做成一個(gè)單獨(dú)的模塊。DTE接口可以接數(shù)字電話、數(shù)字傳真等數(shù)據(jù)終端；DCE接口可以接GSM等數(shù)據(jù)信道；DTE／DCE接口可以根據(jù)用戶的需求來(lái)配置，比如用于計(jì)算機(jī)擴(kuò)展的多串口與DTE或DCE的通信。該技術(shù)具有硬件平臺(tái)通用性好、應(yīng)用范圍廣以及功能擴(kuò)展容易等優(yōu)點(diǎn)。