據(jù)賽靈思的數(shù)據(jù)顯示，相對(duì)于使用SIP方式通過(guò)標(biāo)準(zhǔn)I/O連接在電路板上集成兩個(gè)FPGA，堆疊硅片互聯(lián)技術(shù)將單位功耗芯片間連接帶寬提升了100倍，時(shí)延減至五分之一，而且不會(huì)占用任何高速串行或并行I/O資源。通過(guò)這種新的封裝技術(shù)，賽靈思的28nm7系列FPGA已可提供高達(dá)200萬(wàn)個(gè)邏輯單元的業(yè)界最大容量，是最接近的競(jìng)爭(zhēng)對(duì)手產(chǎn)品容量的2.8倍。容量的提升，使得FPGA將進(jìn)入有線或無(wú)線網(wǎng)絡(luò)的最核心部分，勝任之前不能勝任的重要工作。

SSI的主要技術(shù)突破

“其實(shí)，這種思想我們?cè)缭谖迥昵熬烷_(kāi)始設(shè)計(jì)，相信其它公司也有類似想法，但是其中難度很大，主要表現(xiàn)在硅通孔(TSV)技術(shù)和微凸塊組裝技術(shù)的結(jié)合上，當(dāng)然還包括我們?cè)贔PGA工藝設(shè)計(jì)上的突破。前者的最大阻礙是通孔材料的均勻注入；后者則是需要設(shè)計(jì)新的設(shè)備?！睖⑷苏f(shuō)道，“此次我們與TSMC和封裝廠商一起，攻克了這個(gè)難題?！?BR>
雖然TSV技術(shù)早在圖像傳感器和功率放大器等大批量的應(yīng)用中已得到充分的驗(yàn)證，但是此次賽靈思不但要用TSV，還要借用另一個(gè)技術(shù)——C4技術(shù)，將中介層連接至下一層載體。C4技術(shù)最初由IBM開(kāi)發(fā)，主要用于高性能的計(jì)算機(jī)系統(tǒng)，較大的焊球能吸收芯片基板和下一級(jí)載體之間的熱應(yīng)力?！半m然TSV與C4技術(shù)都是經(jīng)過(guò)業(yè)界認(rèn)證的成熟技術(shù)，但是將這兩種技術(shù)結(jié)合在一起用于FPGA上，不僅需要?jiǎng)?chuàng)造性，而且還需要高超的工藝支持，所以此次TSMC對(duì)這個(gè)項(xiàng)目非常重視?！睖⑷朔Q。

對(duì)于SSI封裝是否會(huì)帶來(lái)應(yīng)力引起的不穩(wěn)定性問(wèn)題，湯立人解釋由于較薄的硅中介層可有效減弱內(nèi)部堆積的應(yīng)力，一般說(shuō)來(lái)堆疊硅片互聯(lián)技術(shù)封裝架構(gòu)的內(nèi)部應(yīng)力低于同等尺寸的單個(gè)倒裝BGA封裝，這就降低了封裝的最大塑性應(yīng)變，熱機(jī)械性能也隨之得以提升，所以SSI是可靠的，可行的?！八淖畲筇攸c(diǎn)是，對(duì)于用戶來(lái)說(shuō)，SSI芯片就相當(dāng)于一個(gè)大的FPGA芯片，對(duì)用戶完全透明。”他解釋，ISE軟件可自動(dòng)將設(shè)計(jì)分配到FPGA芯片中，無(wú)需任何用戶干預(yù)。如果需要，客戶也可在特定FPGA芯片中進(jìn)行邏輯布局規(guī)劃。如果用戶沒(méi)有要求，軟件工具可讓算法智能地在FPGA芯片內(nèi)放置相關(guān)邏輯，并遵循芯片間和芯片內(nèi)的連接和時(shí)序規(guī)則。支持新型SSI封裝的ISE設(shè)計(jì)工具已面向早期使用客戶提供，首批產(chǎn)品Virtex-72000T(容量高達(dá)200萬(wàn)個(gè)邏輯單元)預(yù)計(jì)將于2011年下半年推出。

值得一提的是，雖然此次推出的SSI上集成的是四顆特性類似、門數(shù)相當(dāng)?shù)腇PGA的堆疊，但未來(lái)也完全可用于實(shí)現(xiàn)將不同特性的FPGA芯片集成在一起，比如SERDES、高密度CAM以及ARM處理器引擎等。更進(jìn)一步，還可將ASSP與FPGA封裝在一起，成為可編程的ASSP器件，“SSI技術(shù)的意義在于它打開(kāi)了一扇門、一扇通往極高容量、極高性能且低成本，最重要的是不受摩爾定律制約的大門?！闭缳愳`思亞太區(qū)市場(chǎng)及應(yīng)用總監(jiān)張宇清特別強(qiáng)調(diào)說(shuō)。