當前位置：首頁 > 模擬 > 模擬

臺積電推出縮減尺寸標準組件數(shù)據(jù)庫減少SoC邏輯區(qū)塊15%面積

時間：2010-06-15 22:41:00

關(guān)鍵字： SoC 臺積電數(shù)據(jù)庫組件

手機看文章

掃描二維碼
隨時隨地手機看文章

[導讀]晶圓代工龍頭臺積電(2330-TW)(TSM-US)宣布新推出縮減尺寸的標準組件數(shù)據(jù)庫，與目前的標準組件數(shù)據(jù)庫相較，能有效減少系統(tǒng)單芯片邏輯區(qū)塊15%的面積。這個組件數(shù)據(jù)庫適用于該公司65奈米低耗電制程與現(xiàn)有的設(shè)計流程

晶圓代工龍頭臺積電(2330-TW)(TSM-US)宣布新推出縮減尺寸的標準組件數(shù)據(jù)庫，與目前的標準組件數(shù)據(jù)庫相較，能有效減少系統(tǒng)單芯片邏輯區(qū)塊15%的面積。

這個組件數(shù)據(jù)庫適用于該公司65奈米低耗電制程與現(xiàn)有的設(shè)計流程。芯片設(shè)計者可采用此新推出的縮減尺寸標準組件數(shù)據(jù)庫于既有的及嶄新的產(chǎn)品設(shè)計，而不需要改變其設(shè)計工具以及設(shè)計方法。

縮減尺寸的標準組件數(shù)據(jù)庫是臺積電與Tela Innovations公司AreaTrimTM設(shè)計與制程合作優(yōu)化項目的成果，建立于Tela Innovations公司的專利設(shè)計布局與臺積公司的優(yōu)化制程上。兩家公司藉由合成（Synthesis）與時序驅(qū)動（Timing-driven）的定位及布線(Place and Ruote)，能使各式各樣被廣泛使用的微處理器核心減少15%的尺寸面積。

此新數(shù)據(jù)庫的布局藉由密度一致且單一方向、固定間距的多晶硅，達到最佳微影模型，并同時改善制程控制，以減少尺寸面積。縮減尺寸的標準組件數(shù)據(jù)庫之閘密度最高可達到每平方毫米一百萬個邏輯閘。

縮減尺寸的標準組件數(shù)據(jù)庫在提供相同的效能與節(jié)能表現(xiàn)下，將傳統(tǒng)的9軌跡的結(jié)構(gòu)（9-track configuration）重新設(shè)計成8軌跡的配置。此數(shù)據(jù)庫還包含了多種臨界電壓選擇與節(jié)能管理組件，與一系列的特性臨界測試（Characterization Corners）。

臺積電設(shè)計建構(gòu)營銷處資深處長莊少特表示，此縮減尺寸組件數(shù)據(jù)庫是臺積電致力與設(shè)計生態(tài)環(huán)境伙伴們共同合作、共創(chuàng)差異化價值的最佳展現(xiàn)。AreaTrim項目是臺積電開放創(chuàng)新平臺的成果，也是持續(xù)拓展創(chuàng)新服務產(chǎn)品的最佳證明。

本站聲明：本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點，本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系本站刪除。

換一批