全球電子設(shè)計(jì)創(chuàng)新領(lǐng)導(dǎo)商益華計(jì)算機(jī) (Cadence)宣布，擴(kuò)大在臺(tái)積電(TSMC)65奈米整合式簽核(signoff)標(biāo)準(zhǔn)作業(yè)(Integrated Signoff Flow)中的工具支持，導(dǎo)入RTL Compiler、EDI System、QRC Extraction與Encounter Timing System實(shí)現(xiàn)訊號(hào)完整性。遵照TSMC整合式簽核(signoff)標(biāo)準(zhǔn)作業(yè)流程中通過(guò)完善驗(yàn)證、編寫與紀(jì)錄的程序，雙方的客戶現(xiàn)在能夠針對(duì)65奈米設(shè)計(jì)，以可預(yù)測(cè)而且更短的量產(chǎn)前置時(shí)間，建立RTL-to-GDSII前段到后段的流程。

創(chuàng)意電子(Global Unichip)是臺(tái)積公司開放式創(chuàng)新平臺(tái)(Open Innovation Platform)生態(tài)系統(tǒng)成員之一，與TSMC和Cadence協(xié)力測(cè)試整合式簽核(signoff)標(biāo)準(zhǔn)作業(yè)流程。創(chuàng)意電子設(shè)計(jì)服務(wù)副總裁謝紀(jì)強(qiáng)表示，從2008年起，我們運(yùn)用以Cadence為基礎(chǔ)的流程，每年成功投產(chǎn)二十幾個(gè)65奈米設(shè)計(jì)項(xiàng)目。我們?cè)谡鲜胶灪?signoff)標(biāo)準(zhǔn)作業(yè)流程上與TSMC和Cadence通力合作，提供進(jìn)一步強(qiáng)化設(shè)計(jì)流程效率的絕佳良機(jī)，而這也是我們成就更多客戶成功案例不可取代的關(guān)鍵。

TSMC設(shè)計(jì)建構(gòu)營(yíng)銷處資深處長(zhǎng)莊少特表示，要能成功地進(jìn)行低功耗、高效能SoC芯片設(shè)計(jì)實(shí)體驗(yàn)證，雙方的客戶都需要經(jīng)業(yè)界驗(yàn)證并認(rèn)可有效的最佳方法，并為! 芯片設(shè)計(jì)的量產(chǎn)做好準(zhǔn)備。為了達(dá)到這個(gè)目標(biāo)，TSMC與Cadence密切合作，將其芯片設(shè)計(jì)實(shí)體驗(yàn)? PRC萃取功能整合到我們的流程中，進(jìn)一步擴(kuò)大了TSMC整合式簽核(signoff)標(biāo)準(zhǔn)作業(yè)流程中的EDA工具支持。

Cadence資深設(shè)計(jì)實(shí)現(xiàn)研發(fā)副總裁徐季平博士也表示，Cadence與TSMC一直保持密切的合作關(guān)系，確保設(shè)計(jì)團(tuán)隊(duì)能夠運(yùn)用我們的解決方案，加速完成其設(shè)計(jì)目標(biāo)。我們的客戶藉由EDI System與RTL Compiler，能夠享受兩種世界級(jí)產(chǎn)品所帶來(lái)的優(yōu)勢(shì)：一為EDI System與RTL Compiler針對(duì)大尺寸、高效能芯片所提供的實(shí)體合成與設(shè)計(jì)收斂功能，二則是以TSMC整合式簽核(signoff)標(biāo)準(zhǔn)作業(yè)流程而實(shí)現(xiàn)設(shè)計(jì)的世界級(jí)制造質(zhì)量。