幾年前，65nm芯片設(shè)計(jì)項(xiàng)目已經(jīng)在中國(guó)陸續(xù)開展起來(lái)。中國(guó)芯片設(shè)計(jì)企業(yè)已逐步具備65nm芯片的設(shè)計(jì)能力。同時(shí)，由于65nm與以往更大特征尺寸的設(shè)計(jì)項(xiàng)目確實(shí)有很大不同，因此，對(duì)一些重要環(huán)節(jié)需要產(chǎn)業(yè)上下游共同關(guān)注。

關(guān)注一 如何確保IP質(zhì)量

雖然IP問(wèn)題與65nm芯片設(shè)計(jì)并不直接相關(guān)，由于他們的一些客戶在實(shí)際設(shè)計(jì)項(xiàng)目中遇到的比較大的問(wèn)題之一就是IP質(zhì)量問(wèn)題，因此應(yīng)該引起業(yè)界的關(guān)注。

隨著芯片設(shè)計(jì)采用更先進(jìn)的工藝技術(shù)，芯片規(guī)模越來(lái)越大，對(duì)IP的需求越來(lái)越多。

目前不同IP來(lái)源，不同代工廠，如何集成和驗(yàn)證IP，特別是驗(yàn)證IP的質(zhì)量，成為大規(guī)模SoC設(shè)計(jì)中一個(gè)越來(lái)越重要的問(wèn)題。如果IP的性能沒(méi)有達(dá)到SPEC上所描述的那樣，就會(huì)影響整個(gè)SoC的性能，導(dǎo)致客戶必須重新設(shè)計(jì)，給客戶帶來(lái)很大的損失。在這種狀況下，產(chǎn)業(yè)界需要重點(diǎn)解決幾個(gè)問(wèn)題：一是指定晶圓代工廠如何驗(yàn)證IP，了解它的可靠性。二是如何了解IP的質(zhì)量。

為此， Cadence初創(chuàng)了Cadence Open Integration Plat-form平臺(tái)概念。該平臺(tái)包含了IP驗(yàn)證和質(zhì)量認(rèn)證等技術(shù)手段，更為重要的是，通過(guò)該平臺(tái)，Cadence一批富有經(jīng)驗(yàn)的技術(shù)人員可以針對(duì)如何應(yīng)用好IP、如何集成IP、檢測(cè)IP質(zhì)量等相關(guān)問(wèn)題為客戶提供咨詢。同時(shí)，Cadence也會(huì)提供IP設(shè)計(jì)的相關(guān)服務(wù)。賣IP不像賣一般商品那樣，IP一定要包含相關(guān)的環(huán)境和能力，特別是技術(shù)支持和服務(wù)的能力。而Cadence的做法恰好比較全面地解決了與IP相關(guān)的問(wèn)題。

關(guān)注二 如何實(shí)現(xiàn)軟硬件協(xié)同驗(yàn)證
隨著芯片規(guī)模的增大，驗(yàn)證工作已經(jīng)占據(jù)芯片設(shè)計(jì)的主導(dǎo)位置。一些業(yè)內(nèi)統(tǒng)計(jì)指出，目前芯片驗(yàn)證已占據(jù)芯片設(shè)計(jì)工作量的70%。與此同時(shí)，由于SoC或復(fù)雜芯片設(shè)計(jì)的過(guò)程中，軟件設(shè)計(jì)工作量增長(zhǎng)的速度要比硬件快得多，因此，芯片驗(yàn)證已經(jīng)不單單是傳統(tǒng)意義上硬件設(shè)計(jì)相關(guān)邏輯仿真和時(shí)序驗(yàn)證，而是軟硬件協(xié)同驗(yàn)證。

Cadence是芯片驗(yàn)證工具的發(fā)明公司。而隨著軟硬件協(xié)同驗(yàn)證的發(fā)展趨勢(shì)，Cadence也提供了將硬件仿真器、軟硬件協(xié)同驗(yàn)證平臺(tái)以及軟件仿真器合在一起來(lái)實(shí)現(xiàn)復(fù)雜SoC驗(yàn)證的方法。Cadence Incisive Palladium和Xtreme Ⅲ系統(tǒng)級(jí)驗(yàn)證平臺(tái)，可以在硬件驗(yàn)證的過(guò)程中，允許芯片企業(yè)同時(shí)做軟件的開發(fā)，從而加速系統(tǒng)級(jí)開發(fā)的速度。如果在5年前，一些設(shè)計(jì)企業(yè)還可以采用人工的方法或購(gòu)買更多的工作站來(lái)進(jìn)行芯片設(shè)計(jì)的驗(yàn)證，到今天，芯片的設(shè)計(jì)復(fù)雜度使他們已經(jīng)沒(méi)有辦法規(guī)避了。去年，中科院計(jì)算所就采用了Cadence Incisive XtremeⅢ系統(tǒng)，加速了其下一代6400萬(wàn)門以上“龍芯3號(hào)”高級(jí)多核處理器RTL設(shè)計(jì)和驗(yàn)證流程的開發(fā)。

關(guān)注三 C語(yǔ)言進(jìn)行芯片設(shè)計(jì)逐步實(shí)用化

直到今天，芯片設(shè)計(jì)一直都采用硬件描述語(yǔ)言，但這種低級(jí)語(yǔ)言與C語(yǔ)言等高級(jí)語(yǔ)言相比，仿真速度較慢。為此，在芯片設(shè)計(jì)業(yè)早已對(duì)C語(yǔ)言提出需求，各家EDA工具企業(yè)在10多年前就開始研發(fā)相關(guān)的技術(shù)。Cadence也在那時(shí)提出高級(jí)語(yǔ)言設(shè)計(jì)走向芯片的概念，但直到幾年前還沒(méi)能走向?qū)嵱?。不過(guò)，近兩年C語(yǔ)言走向芯片設(shè)計(jì)已經(jīng)有了很大進(jìn)展，EDA工具企業(yè)對(duì)C語(yǔ)言走向RTL的優(yōu)化工作已經(jīng)做得相當(dāng)好了，能夠達(dá)到人工的水平。Cadence的C-to-Silicon編譯器在日本的某些公司已開始應(yīng)用。而且，最新的消息，卡西歐采用CadenceC-to-Silicon編譯器用于高級(jí)綜合已經(jīng)完成設(shè)計(jì)，這讓業(yè)界看到了采用C語(yǔ)言進(jìn)行芯片設(shè)計(jì)的希望。如果C語(yǔ)言能夠設(shè)計(jì)芯片，也會(huì)使軟硬件協(xié)同設(shè)計(jì)和驗(yàn)證變得方便。

這幾年，C語(yǔ)言設(shè)計(jì)芯片可能會(huì)逐步走向現(xiàn)實(shí)。為此，Cadence已經(jīng)在中國(guó)開始逐步推廣C-to-Silicon的相關(guān)技術(shù)。不過(guò)，與一般的軟件設(shè)計(jì)不同，應(yīng)用C-to-Silicon需要設(shè)計(jì)工程師具備C語(yǔ)言和芯片設(shè)計(jì)的雙重經(jīng)驗(yàn)，這對(duì)工程師也提出了新的要求。
關(guān)注四 低功耗設(shè)計(jì)要從RTL開始

因?yàn)楸娝苤穆╇娏鲉?wèn)題，65nm及以下芯片設(shè)計(jì)要解決的關(guān)鍵問(wèn)題之一就是功耗。在低功耗設(shè)計(jì)理念上，真正的低功耗設(shè)計(jì)從RTL就應(yīng)該開始，這一點(diǎn)非常關(guān)鍵。從前端就開始優(yōu)化的效果與到后端才開始優(yōu)化是非常不同的。如果等到芯片實(shí)現(xiàn)的時(shí)候再考慮功耗優(yōu)化問(wèn)題，那么所能降低功耗的程度就很有限了。而從前端設(shè)計(jì)就開始考慮功耗優(yōu)化，那么到了后端，這種效果就會(huì)成倍地顯現(xiàn)出來(lái)。在這一理念之下，Cadence建立了完整的低功耗設(shè)計(jì)流程，在每個(gè)環(huán)節(jié)都提供低功耗的設(shè)計(jì)方法和工具。而Cadence的低功耗驗(yàn)證流程，在邏輯和實(shí)現(xiàn)等環(huán)節(jié)都要考慮功耗問(wèn)題。目前這一設(shè)計(jì)流程在移動(dòng)設(shè)備芯片的設(shè)計(jì)上獲得成功。

關(guān)注五 數(shù)?；旌显O(shè)計(jì)應(yīng)統(tǒng)一數(shù)據(jù)庫(kù)

芯片設(shè)計(jì)經(jīng)歷了起初針對(duì)分立器件的小型全定制設(shè)計(jì)、小規(guī)模數(shù)字設(shè)計(jì)以及大規(guī)模數(shù)字設(shè)計(jì)等幾個(gè)階段。曾經(jīng)有一個(gè)時(shí)期，數(shù)字設(shè)計(jì)是業(yè)界的關(guān)注點(diǎn)，但現(xiàn)在SoC設(shè)計(jì)使數(shù)?；旌显O(shè)計(jì)變得越來(lái)越重要。

數(shù)?；旌显O(shè)計(jì)的趨勢(shì)之一就是把大規(guī)模數(shù)字電路設(shè)計(jì)與模擬電路設(shè)計(jì)放在同一個(gè)數(shù)據(jù)庫(kù)中進(jìn)行，而且這個(gè)數(shù)據(jù)庫(kù)要涵蓋前端和后端。而Cadence也已經(jīng)把Virtu-oso全定制數(shù)模混合設(shè)計(jì)平臺(tái)與Encounter大規(guī)模數(shù)字電路設(shè)計(jì)平臺(tái)合在一起，采用一個(gè)統(tǒng)一的數(shù)據(jù)庫(kù)，使模擬電路與大規(guī)模數(shù)字電路可以實(shí)現(xiàn)交互設(shè)計(jì)。這個(gè)統(tǒng)一的數(shù)據(jù)庫(kù)名為OpenAccess，Cadence把它開放給業(yè)界。

關(guān)注六 芯片設(shè)計(jì)過(guò)程要考慮DFM

在65nm芯片設(shè)計(jì)之前，可制造性設(shè)計(jì)(DFM)不需要設(shè)計(jì)企業(yè)考慮，那是晶圓代工廠要考慮的問(wèn)題；在65nm之后，芯片設(shè)計(jì)企業(yè)也不得不考慮可制造性設(shè)計(jì)了。這是一個(gè)重要的趨勢(shì)?？芍圃煨栽O(shè)計(jì)，其中就包括芯片企業(yè)需要建一些庫(kù)，例如存儲(chǔ)器、高速I/O等。目前就有好多客戶，特別是做高性能產(chǎn)品的客戶，找Cadence來(lái)幫助他們建低功耗的庫(kù)，這是一個(gè)明顯的趨勢(shì)。

雖然Cadence已在軟硬件協(xié)同驗(yàn)證、低功耗、混合信號(hào)統(tǒng)一數(shù)據(jù)庫(kù)、DFM、C-to-Silicon等方面取得了一定的成果，但還有很多事情要做。目前，應(yīng)用驅(qū)動(dòng)的系統(tǒng)級(jí)設(shè)計(jì)、OpenIntegrationPlatform(IP集成平臺(tái))、更先進(jìn)節(jié)點(diǎn)技術(shù)的開發(fā)是我們不斷投入的重點(diǎn)。