惠瑞捷半導(dǎo)體科技有限公司針對(duì)65納米和更小制程所生產(chǎn)之先進(jìn)數(shù)字IC的晶圓測(cè)試（Wafer Sort）及終程測(cè)試（Final Test），推出可執(zhí)行結(jié)構(gòu)及功能測(cè)試的V93000納米電子數(shù)字信號(hào)測(cè)試解決方案（Nanoelectronics Digital Solution）。納米電子數(shù)字信號(hào)測(cè)試解決方案可提供準(zhǔn)確的診斷及參數(shù)數(shù)據(jù)，協(xié)助制造商找出新的故障模式（Failure Mechanism），以提高65納米和更小制程的生產(chǎn)良率，這是轉(zhuǎn)進(jìn)更小節(jié)點(diǎn)的新式工藝時(shí)，會(huì)面臨的主要挑戰(zhàn)。新設(shè)計(jì)將能大大受惠于這套解決方案提供的深入信息，且測(cè)試的效率極高，能以最低的測(cè)試成本（CoT），加快產(chǎn)品的上市時(shí)間。 

隨著工藝節(jié)點(diǎn)轉(zhuǎn)進(jìn)65納米或更小的等級(jí)，制造商也面臨新型態(tài)故障模式帶來(lái)的測(cè)試挑戰(zhàn)，例如轉(zhuǎn)變引起的故障（Transition Fault）和橋接引起的故障（Bridging Fault）、設(shè)計(jì)流程互動(dòng)特性、以及晶粒內(nèi)（Inter-die）和晶粒間（Intra-die）的變異（Variation）等。掃描向量的數(shù)量越來(lái)越多，加上芯片內(nèi)壓縮及內(nèi)建自我測(cè)試能力（BIST）等結(jié)構(gòu)的使用更為普遍，更加重了測(cè)試的挑戰(zhàn)。除了整合高性能的模擬和直流電路的復(fù)雜度之外，尺寸變小、電壓更低和速度更高的要求通常也會(huì)一并出現(xiàn)，使得量測(cè)的準(zhǔn)確度變得更加重要。納米電子一開(kāi)始的良率較難掌握，因此量測(cè)準(zhǔn)確度的重要性更甚以往，唯有準(zhǔn)確的量測(cè)結(jié)果，才能拉近測(cè)試和設(shè)計(jì)間的落差，加快良率學(xué)習(xí)和改善的過(guò)程。  

惠瑞捷了解擁有合適解決方案的必要性：一方面可提供最充足、深入的信息，同時(shí)又能達(dá)到最高的生產(chǎn)效率，包括能快速地將數(shù)據(jù)從測(cè)試系統(tǒng)轉(zhuǎn)出，以進(jìn)行量產(chǎn)良率的分析診斷。這樣的解決方案可以讓制造商充分利用最新測(cè)試方法的優(yōu)點(diǎn)，例如更多組件的測(cè)試能力、減少所需的測(cè)試接腳數(shù)、以及循環(huán)（Loop-back）測(cè)試方法，在此同時(shí)，也能減少數(shù)據(jù)搜集量到僅限于最相關(guān)的信息。

可插入惠瑞捷V93000測(cè)試頭使用的單槽模塊卡每平方公分包含的功能居業(yè)界之冠，有助于縮小測(cè)試系統(tǒng)的體積和降低成本。V93000納米電子數(shù)字信號(hào)測(cè)試解決方案包含下列以超小型測(cè)試頭為基礎(chǔ)的配置：
o    Pin Scale 400數(shù)字信號(hào)量測(cè)模塊卡，可將DC IO提高到533 Mbps；
o    整合式大量故障數(shù)據(jù)擷取能力和超快速的數(shù)據(jù)傳輸速度；
o    DC Scale DPS32 － 每片模塊卡內(nèi)建32個(gè)量測(cè)通道，可同時(shí)測(cè)試多個(gè)組件的多個(gè)功耗域（Power Domain）、以及進(jìn)行快速的同步觸發(fā)，以提高穩(wěn)定一致性和提供最快的量測(cè)速度；
o    STIL連結(jié)軟件套件；
o    每支管腳都整合了TIA。