小米10國際版將至！小米官宣：3月27日新產(chǎn)品海外發(fā)布

3月7日消息 小米官方推特昨日宣布，將于3月27日在海外發(fā)布新產(chǎn)品。推文內(nèi)容顯示，本次發(fā)布的新品應(yīng)為小米10國際版。根據(jù)此前報道，小米10 Pro則采用6.67英寸定制高端曲面原色屏，搭載高通驍龍86

AMD銳龍5000系列處理器最快2021年Q1問世：7nm+、DDR5來了？

按照AMD的規(guī)格，7nm Zen2之后的Zen3架構(gòu)已經(jīng)完成開發(fā)，將使用7nm+EUV工藝，IPC性能提升10-15%左右，今年下半年發(fā)布。Zen3之后就是Zen4了，最新爆料稱Zen4處理器最快20

瀾起科技：上市以來累計獲得政府補助7678.04萬元

3月6日消息，瀾起科技發(fā)布關(guān)于獲得政府補助的公告，公告顯示，瀾起科技股份有限公司（以下簡稱“瀾起科技”或“公司”）及全資子公司瀾起電子科技（昆山）有限公司（以下簡稱“瀾起電子昆山”）自2019年7月2

AMD“推土機” APU A6-7480悄然上架：雙核3.5GHz，售價259元

A6-7480 采用了雙核心設(shè)計，主頻3.5GHz，可提升至3.8GHz。FM2+接口，搭配DDR 3內(nèi)存，支持原生Windows 7和 Windows 10系統(tǒng)。

低成本DDR內(nèi)存電源設(shè)計

本文講述了一個用于DDR memory|0">DDR（雙數(shù)據(jù)率）存儲系統(tǒng)低的成本電源電路。這個設(shè)計方案采用了NCP1570/NCP1571低壓同步降壓轉(zhuǎn)換器。用來評估系統(tǒng)的參考設(shè)計采用了一個

DDR PCB Layout規(guī)則

在普通印制的布線中由于信號是低速信號，所以在3W原則的基本布線規(guī)則下按照信號的流向?qū)⑵溥B接起來，一般都不會出現(xiàn)問題。但是如果信號是100M以上的速度時，布線就很有講究了。由于最近布過速度高達(dá)300M的DDR信號，所

互連時序模型與布線長度分析

一般而言，對于SPI接口、MII接口、共享時鐘的RMII接口或者SDRAM信號，走線應(yīng)盡可能的短。對于DDR SDRAM信號以及RGMII等DDR時序的接口來說，多數(shù)情況下，組內(nèi)等長確實是一種簡便快速的方法。

先進(jìn)高速傳輸接口及高速DDR存儲器技術(shù)

當(dāng)今的IC設(shè)計大幅增加了許多功能，必須運用既有的驗證有效IP組件，以滿足上市前置時間的要求。但是，由于功能要求與技術(shù)制程的差異，各公司必須提供的IP種類太多。創(chuàng)意電子

嵌入式DDR總線的布線分析與設(shè)計

利用高速數(shù)字分析儀和專用內(nèi)存軟件調(diào)試更高速率 DDR 信號

內(nèi)存廣泛應(yīng)用于各種設(shè)備的單板。而隨著電子產(chǎn)品對數(shù)據(jù)吞吐量的不斷提高，內(nèi)存也在更新?lián)Q 代，進(jìn)一步提升了速率，如新一代內(nèi)存 DDR4，數(shù)據(jù)信號速率達(dá)到了 3.2Gbps。更高速率的內(nèi)存信號，不僅 JEDEC 規(guī)范

DDR、GDDR顯存傻傻分不清？

其實DDR內(nèi)存和GDDR顯存本來就是同宗同源，初期時DDR/GDDR、DDR2/GDDR2其實規(guī)范差異很小，頻率等參數(shù)基本上都是一致，兩者不分家，因此當(dāng)時顯卡即可以用DDR2顆粒，也可以用GDDR2顯存顆粒。

基于Actel反熔絲FPGA的高速DDR接口設(shè)計

DDR線長匹配與時序

DDR布線在PCB設(shè)計中占有舉足輕重的地位，設(shè)計成功的關(guān)鍵就是要保證系統(tǒng)有充足的裕量。要保證系統(tǒng)的時序，線長又是一個重要的環(huán)節(jié)。我們來回顧一下，DDR布線，線長匹配的基本原則是：地址，控制/命令信號與時鐘做等長

控制DDR線長匹配來保證時序，在PCB設(shè)計時應(yīng)該這么做！

布線在設(shè)計中占有舉足輕重的地位，設(shè)計成功的關(guān)鍵就是要保證系統(tǒng)有充足的時序裕量。要保證系統(tǒng)的時序，線長匹配又是一個重要的環(huán)節(jié)。我們來回顧一下，布線，線長匹配的基本原則是：地址，控制/命令信號與時鐘做等長。

實際應(yīng)用的DDR時序

接下來我們會一步步地生成輸入偏移約束，以便讀者容易理解。圖1描述了上升數(shù)據(jù)的時序，假定周期參數(shù)為5ns，占空比50％，所以半周期就是2.5ns?？梢钥吹綌?shù)據(jù)有效窗口只有2ns，因為相鄰數(shù)據(jù)有250ps的邊界。請留意時鐘上

如何玩轉(zhuǎn)DDR？要先從這五大關(guān)鍵技術(shù)下手

差分時鐘是DDR的一個重要且必要的設(shè)計，但大家對CK#（CKN）的作用認(rèn)識很少，很多人理解為第二個觸發(fā)時鐘，其實它的真實作用是起到觸發(fā)時鐘校準(zhǔn)的作用。

DDR Memory系統(tǒng)裕量的特性化研究

Memory是系統(tǒng)運行和性能的核心。設(shè)計人員需要更好地了解內(nèi)存子系統(tǒng)，以優(yōu)化系統(tǒng)吞吐能力。 如今Memory炙手可熱。最近在加利福尼亞州舉行的2014 MemCon盛況空前，展廳里展示

DDR 測試系列之二—— WaveScan 技術(shù)分離 DDR2 的讀寫周期

測量DDR2存儲設(shè)備需要把讀/寫的訪問周期分離開來。在DDR2中通過Strobe和Data總線之間的關(guān)系可以區(qū)分出來讀和寫的操作。如圖1所示，在讀操作時Data和Strobe的跳變是同步的，而在寫操作時Strobe的跳變則領(lǐng)

基于FPGA的DDR內(nèi)存條的控制研究

摘要：隨著數(shù)據(jù)存儲量的日益加大以及存儲速度的加快，大容量的高速存儲變得越來越重要。內(nèi)存條既能滿足大容量的存儲又能滿足讀寫速度快的要求，這樣使得對內(nèi)存條控制的應(yīng)用越來越廣泛。首先介紹了內(nèi)存條的工作原理，

從過去到未來，內(nèi)存條的進(jìn)化史

內(nèi)存條是CPU可通過總線尋址，并進(jìn)行讀寫操作的電腦部件。內(nèi)存條在個人電腦歷史上曾經(jīng)是主內(nèi)存的擴(kuò)展。隨著電腦軟、硬件技術(shù)不斷更新的要求，內(nèi)存條已經(jīng)成為讀寫內(nèi)存的整體。內(nèi)存條是電腦必不可少的組成部分，CPU可通過數(shù)據(jù)總線對內(nèi)存尋址。歷史上的電腦主板上有主內(nèi)存，內(nèi)存條是主內(nèi)存的擴(kuò)展。以后的電腦主板上沒有主內(nèi)存，CPU完全依賴內(nèi)存條。所有外存上的內(nèi)容必須通過內(nèi)存才能發(fā)生作用。