基于DSP BIOS的數(shù)字電視傳輸流網(wǎng)絡(luò)采集系統(tǒng)設(shè)計(jì)

WCDMA系統(tǒng)基帶處理的DSP FPGA實(shí)現(xiàn)方案

隨著Internet的迅猛發(fā)展和各種無線業(yè)務(wù)需求的增加，目前以承載單一話音業(yè)務(wù)為主的無線通信網(wǎng)已經(jīng)越來越不適應(yīng)人們的需要，所以，以大容量、高數(shù)據(jù)率和承載多媒體業(yè)務(wù)為目的的第三代移動(dòng)通信系統(tǒng)(IMT-2000)成為無線通信的發(fā)展方向。

利用以太網(wǎng)硬件在環(huán)路實(shí)現(xiàn)高帶寬DSP仿真

在設(shè)計(jì)大型FPGA信號處理系統(tǒng)時(shí)，設(shè)計(jì)師往往需要很長的仿真時(shí)間。FPGA設(shè)計(jì)工具(例如賽靈思的System Generator for DSP)通過提供穩(wěn)固的硬件在環(huán)路(hardware-in-the-loop)接口，允許用戶直接利用FPGA硬件進(jìn)行設(shè)計(jì)仿真，從而解決仿真時(shí)間過長的問題。這些接口允許用戶利用硬件進(jìn)行部分設(shè)計(jì)仿真，從而在相當(dāng)程度上加快了仿真速度(通?？蛇_(dá)一個(gè)數(shù)量級或更多)。同時(shí)，利用硬件在環(huán)接口還使系統(tǒng)具備了實(shí)時(shí)FPGA硬件調(diào)試和驗(yàn)證功能。

軟件無線電的功率：一種針對功率設(shè)計(jì)SDR的整體方法

傳統(tǒng)上，降低軟件無線電(SDR)硬件的功耗一直是我們工作的重點(diǎn)，但是，顯而易見軟件也有重要影響，因此，需要一種降低SDR功耗的整體設(shè)計(jì)方法。一種能發(fā)揮SDR功能的測試床能幫我們解決這個(gè)問題。

DSP系統(tǒng)的降噪技術(shù)

DSP和FPGA的電視觀瞄系統(tǒng)設(shè)計(jì)

FPGA的基準(zhǔn)時(shí)鐘為來自DSP輸出的32MHz時(shí)鐘，經(jīng)過片內(nèi)數(shù)字時(shí)鐘網(wǎng)絡(luò)(PLL)，可以得到系統(tǒng)所需要的多種時(shí)鐘。圖文混合主要是控制觀瞄系統(tǒng)顯示屏的顯示內(nèi)容與相應(yīng)的位置。利用EP2S30F484的內(nèi)部RAM配置了許多獨(dú)立的小RAM塊，DSP根據(jù)不同的控制命令向這些RAM塊寫入不同的顯示內(nèi)容。FPGA再根據(jù)顯示位置的分布，以記數(shù)的方式在屏幕上控制顯示內(nèi)容輸出，達(dá)到圖文混合。

最新FPGA的DSP性能介紹

“今天，F(xiàn)PGA越來越多地應(yīng)用在多種DSP中。我們預(yù)計(jì)這一趨勢在未來幾年會(huì)更加明顯?！泵绹{(diào)查機(jī)構(gòu)Berkeley設(shè)計(jì)技術(shù)公司做了上述預(yù)測。以Xilinx和Altera為主的兩大FPGA廠商多年前就涉足了DSP應(yīng)用領(lǐng)域，近一、兩年，隨著3G通信、視頻成像等領(lǐng)域的發(fā)展，F(xiàn)PGA for DSP(FPGA的DSP)再次成為了熱點(diǎn)。

基于DSP+CPLD的交流電機(jī)調(diào)速在水處理控制中的應(yīng)用

生化反應(yīng)池在水處理過程中非常重要。需要通過調(diào)整風(fēng)機(jī)的轉(zhuǎn)速控制反應(yīng)池中的DO值。理論上應(yīng)該通過調(diào)節(jié)電動(dòng)機(jī)的轉(zhuǎn)速來實(shí)現(xiàn)，但實(shí)際上卻是利用擋板閥門后者放空的方法進(jìn)行調(diào)節(jié)。這種方法極大地浪費(fèi)了電力資源。以美國TI公司推出的TMS320LF2407為代表的面向電機(jī)控制的高性能數(shù)字信號處理可以對電機(jī)進(jìn)行精確控制，大大提高了交流電機(jī)的性能，能夠設(shè)計(jì)出性能優(yōu)良的控制系統(tǒng)。

手機(jī)語音識別應(yīng)用中DSP的選擇策略

3G手機(jī)的數(shù)據(jù)速率將高達(dá)2Mbps，因而能支持包括數(shù)據(jù)服務(wù)和互聯(lián)網(wǎng)連接在內(nèi)的各種多媒體應(yīng)用，相對2G產(chǎn)品而言，其主要特點(diǎn)是屏幕更大、鍵盤更小。為了解決用小鍵盤進(jìn)行撥號和單詞輸入的難題，利用自動(dòng)語音識別(ASR)功能完成語音撥號將成為3G手機(jī)的新特點(diǎn)。本文介紹高性能低成本、低功耗DSP芯片在下一代無鍵盤手機(jī)應(yīng)用中的選擇策略。

FPGA和DSP明幫暗戰(zhàn)，爭奪20億美元高性能信號處理市場

經(jīng)過20多年的努力后，在工藝技術(shù)進(jìn)步和市場需求的推動(dòng)下，“大器晚成”的FPGA終于從外圍邏輯應(yīng)用進(jìn)入到信號處理系統(tǒng)核心。在多個(gè)應(yīng)用場合擊敗ASIC后，現(xiàn)在FPGA廠商又開始將目光瞄向了一向是親密戰(zhàn)友的DSP陣營。

DSP+FPGA在高速高精運(yùn)動(dòng)控制器中的應(yīng)用

數(shù)字信號處理器具有高效的數(shù)值運(yùn)算能力,并能提供良好的開發(fā)環(huán)境，而可編程邏輯器件具有高度靈活的可配置性。本文描述了通過采用TMS320C32浮點(diǎn)DSP和可編程邏輯器件（FPGA）的組合運(yùn)用來構(gòu)成高速高精運(yùn)動(dòng)控制器， 該系統(tǒng)通過B樣條插值算法對運(yùn)動(dòng)曲線進(jìn)行平滑處理以及運(yùn)用離散PID算法對運(yùn)動(dòng)過程加以控制。

基于FPGA和DSP的高速瞬態(tài)信號檢測系統(tǒng)

目前國內(nèi)急需一種能夠?qū)﹄娀鸸て返陌l(fā)火過程進(jìn)行實(shí)時(shí)無損耗監(jiān)測的方法和手段，并根據(jù)監(jiān)測結(jié)果對火工品的可靠性進(jìn)行準(zhǔn)確的判決和認(rèn)證，解決科研和生產(chǎn)過程中的具體問題。本系統(tǒng)采用感應(yīng)式線圈作為非接觸式啟爆電流的啟爆裝置，并采用高速A/D、FPGA、DSP等先進(jìn)的集成電路實(shí)現(xiàn)了電火工品的無損耗檢測。其主要目的是：第一，解決電火工品可靠性試驗(yàn)中微秒級瞬態(tài)信號的檢測、處理和存儲技術(shù);第二，為可靠性試驗(yàn)提供一種在線的無損耗實(shí)時(shí)檢測系統(tǒng)，以便對電火工品的發(fā)火全過程進(jìn)行監(jiān)測;第三，為電火工品的發(fā)火可靠性認(rèn)證和評估提供真實(shí)的評價(jià)依

FPGA為傳統(tǒng)DSP應(yīng)用提供靈活的可重配置解決方案

信號處理是連接現(xiàn)實(shí)世界和數(shù)字運(yùn)算世界的橋梁。隨著用數(shù)字信號處理實(shí)現(xiàn)的算法變得日益復(fù)雜，對這些算法的性能要求呈指數(shù)上升。針對成本敏感的大批量設(shè)備，比如蜂窩電話、機(jī)頂盒和電腦圖形卡等，這一要求正在大力推動(dòng)非常特殊的特殊應(yīng)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)的開發(fā)。然而對許多其它設(shè)備來說，實(shí)現(xiàn)高性能數(shù)字信號處理的唯一選擇是通用數(shù)字信號處理器(DSP)以及最新的現(xiàn)場可編程門陣列(FPGA)。

用CPLD實(shí)現(xiàn)DSP與PLX9054之間的連接

CPLD為設(shè)計(jì)任務(wù)從最簡單的PAL綜合設(shè)計(jì)到先進(jìn)的實(shí)時(shí)硬件現(xiàn)場升級提供了全套的解決方法。本文討論如何使用Xilinx公司的CPLD器件XC9500LV實(shí)現(xiàn)PLX9054的局部總線 (local bus)和DSP的HPI口之間的實(shí)時(shí)通信。采用這種設(shè)計(jì)可以以單字或DMA方式完成主機(jī)與DSP之間的高速數(shù)據(jù)傳輸，傳輸速率達(dá)到16Mb/s。可以應(yīng)用于實(shí)時(shí)的圖形、圖像及動(dòng)畫處理場合。

ESL綜合解決方案提高DSP的設(shè)計(jì)效率，推動(dòng)ASICS與FPGA器件發(fā)展

電子產(chǎn)品中數(shù)字信號處理(DSP)芯片的使用率正急劇增加?，F(xiàn)場可編程門陣列(FPGA)可支持?jǐn)?shù)百萬個(gè)門，并以DSP為中心，這種特性使其性能比標(biāo)準(zhǔn)的DSP芯片有了大幅提升。此外，F(xiàn)PGA還可進(jìn)行中小型批量生產(chǎn)，能支持非常強(qiáng)大的原型設(shè)計(jì)與驗(yàn)證技術(shù)，以實(shí)現(xiàn)DSP算法的實(shí)時(shí)仿真。但為FPGA和ASIC創(chuàng)建可移植性算法IP也面臨著諸多挑戰(zhàn)與要求。

用FPGA替代DSP實(shí)現(xiàn)實(shí)時(shí)視頻處理

隨著數(shù)字融合的進(jìn)一步發(fā)展，系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)需要更大的靈活性，以解決將完全不同的標(biāo)準(zhǔn)和要求集成為同類產(chǎn)品時(shí)引發(fā)的諸多問題。本文介紹FPGA在視頻處理中的應(yīng)用，與ASSP和芯片組解決方案相比，F(xiàn)PGA可根據(jù)當(dāng)前(中國)設(shè)計(jì)工程師的實(shí)際需求提供不同層次的靈活性，并保持明顯優(yōu)于傳統(tǒng)DSP的性能。

采用DSP、PLD和ASIC實(shí)現(xiàn)多速濾波器設(shè)計(jì)的比較

采用專用器件實(shí)現(xiàn)數(shù)字信號處理是目前中國工程師的一個(gè)主要選擇。Altera公司Tony San認(rèn)為，面對實(shí)現(xiàn)多速濾波的各種方案，設(shè)計(jì)工程師必須評估所需的數(shù)據(jù)吞吐量，提出高效率的實(shí)現(xiàn)方案并正確地選擇各類硬件，從而實(shí)現(xiàn)設(shè)計(jì)優(yōu)化與盡快完工之間的平衡。

DSP和PBL3717A構(gòu)成的步進(jìn)電機(jī)的控制系統(tǒng)

介紹由美國TI公司的數(shù)字信號處理器TMS320LF2407A和SGS公司的步進(jìn)電機(jī)驅(qū)動(dòng)芯片PBL3717A構(gòu)成的兩相混合式步進(jìn)電機(jī)的控制系統(tǒng)。步進(jìn)電機(jī)是數(shù)字控制系統(tǒng)中的一種重要執(zhí)行元件，廣泛應(yīng)用于各種控制系統(tǒng)中。它是一種將電脈沖信號轉(zhuǎn)換為位移或轉(zhuǎn)速的控制電機(jī)，輸入一個(gè)脈沖信號，電機(jī)就轉(zhuǎn)動(dòng)一個(gè)角度或前進(jìn)一步。

基于算法的DSP硬件結(jié)構(gòu)分析

在當(dāng)前信息化、數(shù)字化進(jìn)程中，信號作為信息的傳輸和處理對象，逐漸由模擬信號變成數(shù)字信號。信息化的基礎(chǔ)是數(shù)字化，而數(shù)字化的核心技術(shù)之一就是數(shù)字信號處理。數(shù)字信號處理技術(shù)已成為人們?nèi)找骊P(guān)注的并得到迅速發(fā)展的前沿技術(shù)。DSP作為一種特別適合于進(jìn)行數(shù)字信號處理運(yùn)算的微處理器，憑借其獨(dú)特的硬件結(jié)構(gòu)和出色的數(shù)字信號處理能力，廣泛應(yīng)用于通訊、語言識別、圖像處理、自動(dòng)控制等領(lǐng)域。

基于TMS320VC5507的語音識別系統(tǒng)實(shí)現(xiàn)

語音識別片上系統(tǒng)可以實(shí)現(xiàn)簡單的人機(jī)交互和語音控制，在家電、玩具及各種人機(jī)交互系統(tǒng)中有著廣泛的應(yīng)用前景。本文結(jié)合漢語語音特點(diǎn)，在TMS320VC5507芯片上實(shí)現(xiàn)了高性能特定人與非特定人中小詞匯量孤立詞識別系統(tǒng)。采用基于循環(huán)緩沖區(qū)的端點(diǎn)檢測算法，雙緩沖區(qū)的傳輸方式用于語音錄制和回放，分別采用降低特征維數(shù)的DTW算法和基于連續(xù)隱含馬爾可夫模型（CDHMM）的多級搜索算法作為核心識別算法，并給出實(shí)驗(yàn)結(jié)果。