
隨著水下武器和水下航行器等水下目標(biāo)的快速發(fā)展,對(duì)其進(jìn)行定位和跟蹤從而檢驗(yàn)其性能的試驗(yàn)具有非常重要的意義,這也是水下目標(biāo)試驗(yàn)場(chǎng)的重要工作內(nèi)容。水下試驗(yàn)場(chǎng)的定位系統(tǒng)根據(jù)被測(cè)目標(biāo)是否加裝合作聲信標(biāo),可以分為
一種遠(yuǎn)程在線更新FPGA程序的方法
在1970年,F(xiàn)ergason制造了第一臺(tái)具有實(shí)用性的LCD,從此之后,用戶產(chǎn)品的界面發(fā)生了巨大改變,變得更加的美觀、實(shí)用,在一定場(chǎng)合下逐漸取代傳統(tǒng)的數(shù)碼管、LED的顯示。TFT誕生于80年代末,在1995年之后被廣泛的應(yīng)用,現(xiàn)
基于Actel FPGA的TFT控制器技術(shù)方案設(shè)計(jì)
基于FPGA NiosII的MPEG-4視頻播放器
ZYNQ嵌入式處理器與FPGA整合,開辟行業(yè)新篇章
21ic訊 賽靈思公司 (Xilinx, Inc.)日前宣布榮膺華為“2011年度核心合作伙伴”大獎(jiǎng)。華為是一家為世界頂級(jí)電信運(yùn)營(yíng)商,提供下一代電信網(wǎng)絡(luò)解決方案的全球領(lǐng)先企業(yè)。賽靈思因其在技術(shù)、質(zhì)量和產(chǎn)品交付方面
21ic訊 賽靈思公司 (Xilinx, Inc.)宣布, 其最新的產(chǎn)品線——28nm 現(xiàn)場(chǎng)可編程門陣列(FPGA)以及其EPP可擴(kuò)展處理平臺(tái),贏得10億美元的設(shè)計(jì)采納(Design Wins), 為可編程邏輯器件(PLD)行業(yè)樹立了一個(gè)
摘要 給出了某機(jī)載實(shí)時(shí)視頻圖形處理系統(tǒng)的硬件電路設(shè)計(jì)方案,以XC5VFX70T FPGA作為核心處理器,實(shí)現(xiàn)了對(duì)DVI及PAL等多種格式視頻信號(hào)的解碼、實(shí)時(shí)處理以及輸出。系統(tǒng)電路設(shè)計(jì)簡(jiǎn)潔,具有較強(qiáng)的靈活性和擴(kuò)展性。文中介紹
采用VC++程序的FPGA重配置設(shè)計(jì)方案利用現(xiàn)場(chǎng)可編程邏輯器件FPGA的多次可編程配置特點(diǎn),通過重新下載存儲(chǔ)于存儲(chǔ)器的不同系統(tǒng)數(shù)據(jù),從而實(shí)現(xiàn)不同的芯片邏輯功能,可以在很大程度上提高資源利用率。原始配置FPGA的方法是
基于VC++的FPGA重配置方案設(shè)計(jì)
液晶顯示器由于具有低壓、微功耗、顯示信息量大、體積小等特點(diǎn),在移動(dòng)通信終端、便攜計(jì)算機(jī)、GPS衛(wèi)星定位系統(tǒng)等領(lǐng)域有廣泛用途,成為使用量最大的顯示器件。液晶顯示控制器作為液晶驅(qū)動(dòng)電路的核心部件通常由集成電路
近年來,在數(shù)字通信、網(wǎng)絡(luò)、視頻和圖像處理領(lǐng)域,F(xiàn)PGA已經(jīng)成為高性能數(shù)字信號(hào)處理系統(tǒng)的關(guān)鍵元件。FPGA的邏輯結(jié)構(gòu)不僅包括查找表、寄存器、多路復(fù)用器、存儲(chǔ)器,而且還有快速加法器、乘法器和I/O處理專用電路。FP
摘要:針對(duì)數(shù)控系統(tǒng)的工作特點(diǎn)和要求,通過對(duì)DSP TMS320F2812、FPGA EP2C8F256C6及以太網(wǎng)控刺器RTL8019AS的深入研究,設(shè)計(jì)了一種基于DSP與FPGA的運(yùn)動(dòng)控制器。該控制器以DSP和FPGA為核心器件,針對(duì)運(yùn)動(dòng)控制中的實(shí)時(shí)控
Altera公司 (NASDAQ: ALTR)日前宣布,公司榮獲中興通訊2011年度全球最佳合作伙伴獎(jiǎng)。Altera于2011年12月14日在中國(guó)深圳中興通訊的年度供應(yīng)商大會(huì)上獲得了這一獎(jiǎng)項(xiàng)。中興通訊認(rèn)為Altera在提供前沿技術(shù)、優(yōu)秀產(chǎn)品以
引言 現(xiàn)代集成電路芯片中,隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大.一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘帶來的一個(gè)問題就是,如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步FIFO(First In First Out)是解決這個(gè)問題的一種簡(jiǎn)便、快捷的解
基于FPGA的高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn)
FPGA上同步開關(guān)噪聲的分析與解決方法介紹
摘要:為了在高速采集時(shí)不丟失數(shù)據(jù),在數(shù)據(jù)采集系統(tǒng)和CPU之間設(shè)置一個(gè)數(shù)據(jù)暫存區(qū)。介紹雙口RAM的存儲(chǔ)原理及其在數(shù)字系統(tǒng)中的應(yīng)用。采用FPGA技術(shù)構(gòu)造雙口RAM,實(shí)現(xiàn)高速信號(hào)采集系統(tǒng)中的海量數(shù)據(jù)存儲(chǔ)和時(shí)鐘匹配。功能仿
基于FPGA的雙口RAM實(shí)現(xiàn)及應(yīng)用