FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

一款基于FPGA的RFID閱讀器設(shè)計

針對現(xiàn)有的 RFID 閱讀器具有體積大和不容易升級的缺點，依據(jù) FPGA具有開發(fā)簡單，靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)編程的特點，研究了基于 FPGA 的 RFID 閱讀器，該種閱讀器具有結(jié)構(gòu)靈活，體積小，升級容易和方便實現(xiàn)不同的外設(shè)接口等優(yōu)點，閱讀器以 FGPA 芯片為核心，實現(xiàn)了 RFID 閱讀器的各種設(shè)備接口，采用串口中斷服務(wù)程序接收標(biāo)簽的數(shù)據(jù)信息，LCD 顯示標(biāo)簽的數(shù)據(jù)信息。在 FPGA 集成開發(fā)環(huán)境中編譯，調(diào)試和綜合，使用專用下載線將程序下載到 FPGA 芯片中實現(xiàn)其功能。實驗結(jié)果表明：FPGA 可以有效的實現(xiàn) RFID 閱讀器。該方法不僅縮小了體積，而且降低了功耗，具有廣泛的使用價值。

電子設(shè)計自動化
2010-12-06

FPGA RFID閱讀器 UART RTL
基于FPGA和TMS320DM642的CCD圖像采集和處理系統(tǒng)硬件設(shè)計

本文面向?qū)崟r圖像采集和處理，采用模塊化設(shè)計思想，以TMS320DM642、SAA7115、OSD FPGA等實現(xiàn)了視頻圖像采集和處理系統(tǒng)的硬件電路，該系統(tǒng)電路簡單、結(jié)構(gòu)緊湊、調(diào)節(jié)靈活、可靠性高、實時性強(qiáng)的特點，通過驗證，滿足設(shè)計的應(yīng)用要求，可為今后視頻圖像采集和處理的進(jìn)一步研發(fā)提供參考。

電子設(shè)計自動化
2010-12-06

處理系統(tǒng) 硬件設(shè)計圖像采集 FPGA
基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實現(xiàn)方法

摘要：為了改變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)的研究僅僅局限于算法，只是在通用的串行或并行計算機(jī)上模擬實現(xiàn)的現(xiàn)狀，針對函數(shù)逼近問題，將BP神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)分為3個模塊，采用VHDL語言完成對各個模塊的硬件描述，并使用Altera公司的Q

電子設(shè)計自動化
2010-12-06

神經(jīng)網(wǎng)絡(luò) 網(wǎng)絡(luò)系統(tǒng) BSP FPGA
基于FPGA的自適應(yīng)鎖相環(huán)設(shè)計

摘要：利用鎖相環(huán)進(jìn)行載波跟蹤是獲取本地載波的一種重要方法，針對鎖相環(huán)的噪聲性能和跟蹤速度不能同時達(dá)到最優(yōu)的限制，在鎖相環(huán)PLL中引入自適應(yīng)模塊，根據(jù)環(huán)路所處的環(huán)境自適應(yīng)對PLL環(huán)路參數(shù)做出調(diào)整。設(shè)計中利用仿

電子設(shè)計自動化
2010-12-06

帶寬鎖相環(huán) BSP FPGA
Spartan-6 FPGA 和 Virtex-6 FPGA DSP 開發(fā)套件（賽靈思）

賽靈思公司（Xilinx, Inc.）宣布推出三款新型開發(fā)套件，進(jìn)一步提升數(shù)字信號處理開發(fā)人員的實力，幫助他們方便地應(yīng)用 FPGA，進(jìn)而實現(xiàn)最高信號處理性能，成本與功耗優(yōu)化，并通過協(xié)處理技術(shù)解決系統(tǒng)瓶頸。因為賽靈思目

數(shù)字電源
2010-12-05

DSP 開發(fā)套件賽靈思 FPGA
基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計

一、引言　　衛(wèi)星測控多波束系統(tǒng)主要針對衛(wèi)星信號實施測控，它包括兩個方面：信號波達(dá)方向(DOA)的估計和數(shù)字波束合成。波達(dá)方向的估計是對空間信號的方向分布進(jìn)行超分辨估計，提取空間源信號的參數(shù)如方位角、仰

數(shù)字電源
2010-12-05

DSP 衛(wèi)星系統(tǒng)設(shè)計 FPGA
基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計

基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計

嵌入式教程
2010-12-05

DSP 衛(wèi)星系統(tǒng)設(shè)計 FPGA
一款基于FPGA的RFID閱讀器設(shè)計

一款基于FPGA的RFID閱讀器設(shè)計

嵌入式軟件
2010-12-04

FPGA RFID閱讀器 UART RTL
基于FPGA的高速卷積的硬件設(shè)計實現(xiàn)

　在數(shù)字信號處理領(lǐng)域，離散時間系統(tǒng)的輸出響應(yīng)，可以直接由輸入信號與系統(tǒng)單位沖激響應(yīng)的離散卷積得到。離散卷積在電子通信領(lǐng)域應(yīng)用廣泛，是工程應(yīng)用的基礎(chǔ)。如果直接在時域進(jìn)行卷積，卷積過程中所必須的大量乘法和

數(shù)字電源
2010-12-04

硬件設(shè)計 RAM BSP FPGA
基于FPGA的高速卷積的硬件設(shè)計實現(xiàn)

基于FPGA的高速卷積的硬件設(shè)計實現(xiàn)

嵌入式教程
2010-12-04

硬件設(shè)計 RAM BSP FPGA
基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實現(xiàn)方法

摘要：為了改變?nèi)斯ど窠?jīng)網(wǎng)絡(luò)的研究僅僅局限于算法，只是在通用的串行或并行計算機(jī)上模擬實現(xiàn)的現(xiàn)狀，針對函數(shù)逼近問題，將BP神經(jīng)網(wǎng)絡(luò)的結(jié)構(gòu)分為3個模塊，采用VHDL語言完成對各個模塊的硬件描述，并使用Altera公司的Q

數(shù)字電源
2010-12-04

神經(jīng)網(wǎng)絡(luò) 網(wǎng)絡(luò)系統(tǒng) BSP FPGA
基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實現(xiàn)方法

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實現(xiàn)方法

嵌入式軟件
2010-12-04

神經(jīng)網(wǎng)絡(luò) 網(wǎng)絡(luò)系統(tǒng) BSP FPGA
基于單片機(jī)和FPGA的位移測量裝置的設(shè)計

摘要：基于電感式傳感器測量磁芯位移的原理，以單片機(jī)和FPGA為控制中心，由DDS產(chǎn)生的正弦信號經(jīng)差分放大，并經(jīng)過差動變壓器的差分耦合，對兩路輸出信號放大整流后，采集數(shù)據(jù)，對所得的數(shù)據(jù)進(jìn)行處理，實現(xiàn)了磁芯位

單片機(jī)
2010-12-03

BSP 基于單片機(jī) 位移測量裝置 FPGA
AFDX-ES SoC驗證平臺的構(gòu)建與實現(xiàn)

摘要：以SoC軟硬件協(xié)同設(shè)計方法學(xué)及驗證方法學(xué)為指導(dǎo)，系統(tǒng)介紹了以ARM9為核心的AFDX-ES SoC設(shè)計過程中，軟硬件協(xié)同設(shè)計和驗證平臺的構(gòu)建過程及具體實施。應(yīng)用實踐表明該平臺具有良好的實用價值。航空系

電子設(shè)計自動化
2010-12-02

軟硬件 SOC驗證 AFDX FPGA
8nm工藝等列入合作范圍，Achronix委托英特爾制造FPGA

“與美國英特爾的合作關(guān)系并不會止步于22nm工藝。還將15nm、11nm以及8nm工藝列入了合作范圍”（美國Achronix Semiconductor主席兼首席執(zhí)行官John Lofton Holt）。FPGA供應(yīng)商Achronix于2010年11月宣布，已就采用英特爾

模擬
2010-12-01

英特爾 NI AC FPGA
DDS原理及基于FPGA的實現(xiàn)

本文主要介紹了DDS的原理及通過FPGA來實現(xiàn)。

電子設(shè)計自動化
2010-11-30

相位 DDS BSP FPGA
電子科技大學(xué)與賽靈思FPGA聯(lián)合實驗室正式揭牌

2010年11月11日，杭州電子科技大學(xué)與XILINX FPGA聯(lián)合實驗室揭牌在杭州電子科技大學(xué)物通信工程會議中心隆重舉行。XILINX中國大學(xué)計劃部經(jīng)理謝凱年先生，杭州電子科技大學(xué)教務(wù)處陳臨強(qiáng)處長，杭州電子科技大學(xué)通信工程學(xué)

電子設(shè)計自動化
2010-11-30

Xilinx 賽靈思電子科技大學(xué) FPGA
儀器及醫(yī)療電子的發(fā)展趨勢

本文將只專注于兩個方面：高端成像系統(tǒng)和便攜式診斷系統(tǒng)。這兩種類型的應(yīng)用都具有相似的需求，即能夠提供高性能和高精度的組件。　　以上提到的系統(tǒng)需要準(zhǔn)確的測量，精確的數(shù)據(jù)處理和高度復(fù)雜的數(shù)字處理，特別是輸出

醫(yī)療電子
2010-11-30

醫(yī)療電子儀器 BSP FPGA
基于FPGA的PPM系統(tǒng)設(shè)計與實現(xiàn)

在滿足性能需求的情況下消耗較少的邏輯資源關(guān)鍵詞： PPM FPGA 摘要：給出了脈沖位置調(diào)制(PPM)系統(tǒng)的設(shè)計方案，并基于FPGA通過簡明的Verilog代碼實現(xiàn)了該設(shè)計，時序仿真結(jié)果驗證了所設(shè)計的系統(tǒng)能夠滿

電子設(shè)計自動化
2010-11-30

信號系統(tǒng)設(shè)計 PPM FPGA
聯(lián)電65納米eFlash制程搶先問世

搶在臺積電之前，聯(lián)電日前率先與合作伙伴美高森美(Microsemi)共同發(fā)布首款采用65納米嵌入式快閃(EmbeddedFlash,eFlash)制程技術(shù)生產(chǎn)的現(xiàn)場可編程門陣列(FPGA)平臺，讓eFlash制程技術(shù)順利邁入65納米世代，對其未來進(jìn)一

模擬
2010-11-30

聯(lián)電美高森美 Flash FPGA

首頁上一頁 261 262 263 264 265 266 267 268 269 270 下一頁尾頁

FPGA

一款基于FPGA的RFID閱讀器設(shè)計

基于FPGA和TMS320DM642的CCD圖像采集和處理系統(tǒng)硬件設(shè)計

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實現(xiàn)方法

基于FPGA的自適應(yīng)鎖相環(huán)設(shè)計

Spartan-6 FPGA 和 Virtex-6 FPGA DSP 開發(fā)套件（賽靈思）

基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計

基于DSP和FPGA的衛(wèi)星測控多波束系統(tǒng)設(shè)計

一款基于FPGA的RFID閱讀器設(shè)計

基于FPGA的高速卷積的硬件設(shè)計實現(xiàn)

基于FPGA的高速卷積的硬件設(shè)計實現(xiàn)

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實現(xiàn)方法

基于FPGA的人工神經(jīng)網(wǎng)絡(luò)系統(tǒng)的實現(xiàn)方法

基于單片機(jī)和FPGA的位移測量裝置的設(shè)計

AFDX-ES SoC驗證平臺的構(gòu)建與實現(xiàn)

8nm工藝等列入合作范圍，Achronix委托英特爾制造FPGA

DDS原理及基于FPGA的實現(xiàn)

電子科技大學(xué)與賽靈思FPGA聯(lián)合實驗室正式揭牌

儀器及醫(yī)療電子的發(fā)展趨勢

基于FPGA的PPM系統(tǒng)設(shè)計與實現(xiàn)

聯(lián)電65納米eFlash制程搶先問世

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(人)

熱門活動

課程視頻