FPGA

我要報(bào)錯(cuò)

FPGA（Field－Programmable Gate Array），即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。

一種基于FPGA的正弦波信號(hào)發(fā)生器的設(shè)計(jì)

摘要：現(xiàn)代測(cè)試領(lǐng)城中，經(jīng)常需要信號(hào)發(fā)生器提供多種多樣的的測(cè)試信號(hào)去檢驗(yàn)實(shí)際電路中存在的設(shè)計(jì)問(wèn)題。傳統(tǒng)的信號(hào)發(fā)生器多采用模擬電路搭建。以正弦波信號(hào)發(fā)生器為例，結(jié)合DDS直接數(shù)字合成技術(shù)，基于FPGA設(shè)計(jì)其他外圍

數(shù)字電源
2010-11-06

FPGA 信號(hào)發(fā)生器正弦波信號(hào) BSP
如何實(shí)現(xiàn)FPGA到DDR3 SDRAM存儲(chǔ)器的連接

采用90nm工藝制造的DDR3 SDRAM存儲(chǔ)器架構(gòu)支持總線(xiàn)速率為600 Mbps-1.6 Gbps (300-800 MHz)的高帶寬，工作電壓低至1.5V，因此功耗小，存儲(chǔ)密度更可高達(dá)2Gbits。該架構(gòu)無(wú)疑速度更快，容量更大，單位比特的功耗更低，但問(wèn)

電子設(shè)計(jì)自動(dòng)化
2010-11-05

存儲(chǔ)器 SDRAM DDR3 FPGA
基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計(jì)

摘要：基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)了一個(gè)適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器（VB-DDC）。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn)，實(shí)現(xiàn)了對(duì)輸入中頻信號(hào)的高效高速處理，同

電子設(shè)計(jì)自動(dòng)化
2010-11-05

寬帶變頻器數(shù)字接收機(jī) FPGA
基于FPGA和IP Core的定制緩沖管理的實(shí)現(xiàn)

隨著通信協(xié)議的發(fā)展及多樣化，協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實(shí)現(xiàn)方面，普遍采用現(xiàn)有的商用芯片NP(Network Processor，網(wǎng)絡(luò)處理器)來(lái)完成，流量管理部分需要根據(jù)系統(tǒng)的需要進(jìn)行定制或采用商用芯片來(lái)完成。在很多情況下NP

電子設(shè)計(jì)自動(dòng)化
2010-11-05

IP BRAM CORE FPGA
英特爾將采用22nm級(jí)工藝制造Achronix半導(dǎo)體的FPGA

美國(guó)Achronix半導(dǎo)體（Achronix Semiconductor）于當(dāng)?shù)貢r(shí)間2010年11月1日宣布，將采用英特爾的22nm級(jí)工藝制造該公司的新型FPGA“Speedster22i”。估計(jì)這是英特爾首次制造其他公司的LSI。不過(guò)，產(chǎn)量不到英特爾整體

模擬
2010-11-05

半導(dǎo)體英特爾 NI FPGA
基于FPGA的音樂(lè)播放控制電路設(shè)計(jì)

基于FPGA的音樂(lè)播放控制電路設(shè)計(jì)

嵌入式教程
2010-11-05

電路設(shè)計(jì) 控制電路音樂(lè)播放 FPGA
基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)

　面對(duì)似乎層出不窮的新 I/O 標(biāo)準(zhǔn)，目前嵌入式系統(tǒng)設(shè)計(jì)人員繼續(xù)依靠 FPGA 來(lái)部署系統(tǒng)日益重要的外部 I/O 接口，這點(diǎn)絲毫不足為奇。FPGA 可提供大量可配置的 I/O，能在適當(dāng) IP 基礎(chǔ)上支持幾乎無(wú)限多種高度復(fù)雜的 I/O

數(shù)字電源
2010-11-04

連接器 I/O FM FPGA
基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)

基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)

嵌入式教程
2010-11-04

連接器 I/O FM FPGA
Altera與西藏大學(xué)在今年九月共同成立FPGA實(shí)驗(yàn)室

Altera公司日前宣布，Altera在今年九月成為首家外資公司與西藏大學(xué)共同成立一個(gè) FPGA實(shí)驗(yàn)室。西藏大學(xué)位于西藏拉薩，有超過(guò)12,000名學(xué)生，是一所享有盛名的學(xué)府，并且是西藏地區(qū)唯一被國(guó)家列入211項(xiàng)目名單之內(nèi)的高等

電子設(shè)計(jì)自動(dòng)化
2010-11-04

Altera CYCLONE FPGA BSP
FPGA與MCU/模擬技術(shù)整合提速

繼賽靈思今年年初發(fā)布了與ARM的合作計(jì)劃之后，Altera近日發(fā)布了與ARM、英特爾等的合作計(jì)劃，Actel則被模擬/混合信號(hào)公司Microsemi收購(gòu)，這一系列事件都預(yù)示著在微控制器、模擬IC和FPGA領(lǐng)域正出現(xiàn)一些多層次的整合趨勢(shì)

電子設(shè)計(jì)自動(dòng)化
2010-11-04

ARM MCU 模擬技術(shù) FPGA
基于FPGA的MC-CDMA基帶系統(tǒng)的實(shí)現(xiàn)

MIMO技術(shù)、多載波技術(shù)與鏈路自適應(yīng)技術(shù)是未來(lái)移動(dòng)通信系統(tǒng)最值得關(guān)注的幾種物理層技術(shù)。MIMO技術(shù)在提高系統(tǒng)頻譜利用率方面性能卓越，多載波CDMA技術(shù)則能有效地對(duì)抗頻率選擇性衰落，將MIMO技術(shù)與MC-CDMA方案相結(jié)合，構(gòu)成空域復(fù)用MC-CDMA系統(tǒng)，將在很大程度上提高系統(tǒng)的性能和容量,更有效地提高信息傳輸速率,完成基于FPGA的空域復(fù)用 MIMO MC一CDMA系統(tǒng)的基帶信號(hào)處理平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)的任務(wù)[1]。本文采用硬件仿真模型模擬MIMO信道的方法，實(shí)現(xiàn)了對(duì)系統(tǒng)的聯(lián)合調(diào)試與功能驗(yàn)證，與軟件仿真結(jié)果進(jìn)行比較，性能良好。

電子設(shè)計(jì)自動(dòng)化
2010-11-03

基帶 MC-CDMA FPGA BSP
基于FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA芯片EP2CQ208C設(shè)計(jì)了一種低成本、高性能的LED大屏幕控制系統(tǒng)。結(jié)合現(xiàn)有系統(tǒng)特點(diǎn)，對(duì)SDRAM乒乓式數(shù)據(jù)緩存提出了改進(jìn)，同時(shí)提出了反γ校正與灰度級(jí)調(diào)節(jié)、顏色調(diào)節(jié)等在FPGA中的實(shí)現(xiàn)。

工業(yè)控制
2010-11-03

LED 控制系統(tǒng) 大屏 FPGA
基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計(jì)

摘要：基于FPGA芯片Stratix II EP2S60F672C4設(shè)計(jì)了一個(gè)適用于寬帶數(shù)字接收機(jī)的帶寬可變的數(shù)字下變頻器（VB-DDC）。該VB-DDC結(jié)合傳統(tǒng)數(shù)字下變頻結(jié)構(gòu)與多相濾波結(jié)構(gòu)的優(yōu)點(diǎn)，實(shí)現(xiàn)了對(duì)輸入中頻信號(hào)的高效高速處理，同

數(shù)字電源
2010-11-02

寬帶變頻器數(shù)字接收機(jī) FPGA
基于ARM的可定制MCU可承擔(dān)FPGA的工作

如今的產(chǎn)品生命周期可能短至六個(gè)月，因此在這種情況下要想取得定制ASIC的低成本、低功耗和高性能優(yōu)勢(shì)幾乎是不可能的。定制ASIC的設(shè)計(jì)周期通常要一年左右，這通常要比終端產(chǎn)品的生命周期還要長(zhǎng)。另外，標(biāo)準(zhǔn)單元ASIC還

數(shù)字電源
2010-11-02

ARM MCU ASIC FPGA
超越摩爾定律之作：賽靈思“堆疊硅片互聯(lián)技術(shù)”

“集成電路芯片上所集成的電路的數(shù)目，每隔18個(gè)月就翻一番。微處理器的性能每隔18個(gè)月提高一倍，而價(jià)格下降一半。”這就是揭示了信息技術(shù)進(jìn)步速度的著名的摩爾定律。一直以來(lái)，F(xiàn)PGA 的所有工藝節(jié)點(diǎn)都遵循摩

電子設(shè)計(jì)自動(dòng)化
2010-11-02

硅片摩爾定律賽靈思 FPGA
賽靈思全球首發(fā)堆疊硅片互聯(lián)技術(shù)

10月， Xilinx宣布推出業(yè)界首項(xiàng)堆疊硅片互聯(lián)技術(shù)，即通過(guò)在單個(gè)封裝中集成多個(gè) FPGA 芯片，提升容量和帶寬，同時(shí)降低功耗，以滿(mǎn)足那些需要高密度晶體管和邏輯，以及需要極大的處理能力和帶寬性能的市場(chǎng)應(yīng)用。此次在T

電子設(shè)計(jì)自動(dòng)化
2010-11-01

硅片低功耗賽靈思 FPGA
基于FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA芯片EP2CQ208C設(shè)計(jì)了一種低成本、高性能的LED大屏幕控制系統(tǒng)。結(jié)合現(xiàn)有系統(tǒng)特點(diǎn)，對(duì)SDRAM乒乓式數(shù)據(jù)緩存提出了改進(jìn)，同時(shí)提出了反γ校正與灰度級(jí)調(diào)節(jié)、顏色調(diào)節(jié)等在FPGA中的實(shí)現(xiàn)。

數(shù)字電源
2010-11-01

LED 控制系統(tǒng) 大屏 FPGA
FPGA與MCU/模擬技術(shù)整合提速

FPGA與MCU/模擬技術(shù)整合提速

嵌入式軟件
2010-11-01

MCU 模擬技術(shù) FPGA BSP
FPGA交期縮短證明半導(dǎo)體需求走緩

可程序邏輯門(mén)陣列（FPGA）雙雄賽靈思（Xilinx）、Altera陸續(xù)召開(kāi)法說(shuō)會(huì)，雖然第3季營(yíng)收及獲利均大幅成長(zhǎng)，第4季仍有成長(zhǎng)空間，但是FPGA芯片交期（lead time）大幅縮短，除了顯示市場(chǎng)庫(kù)存水位上升，亦再度證明了半導(dǎo)體

電子設(shè)計(jì)自動(dòng)化
2010-10-29

半導(dǎo)體 Altera 賽靈思 FPGA
基于FPGA的RFID無(wú)線(xiàn)通信系統(tǒng)的實(shí)現(xiàn)

無(wú)線(xiàn)收發(fā)模塊是RFID無(wú)線(xiàn)通信系統(tǒng)的關(guān)鍵。研究并實(shí)現(xiàn)了基于FPGA的RFID無(wú)線(xiàn)通信系統(tǒng)，該系統(tǒng)采用NRF905和XC2V1000芯片分別作為RFID無(wú)線(xiàn)收發(fā)模塊和FPGA控制模塊。利用基于Wishbone總線(xiàn)控制的SPI控制模塊完成了XC2V1000和NRF905之間的SPI總線(xiàn)模式通信設(shè)計(jì)。由于采用了參數(shù)化設(shè)計(jì)，提高了其通用性和靈活性。設(shè)計(jì)通過(guò)了前仿真與布局后仿真，并在板級(jí)驗(yàn)證中實(shí)現(xiàn)了系統(tǒng)100 m距離通信。

通信技術(shù)
2010-10-29

RFID 無(wú)線(xiàn)通信系統(tǒng) FPGA BSP

首頁(yè) 上一頁(yè) 265 266 267 268 269 270 271 272 273 274 下一頁(yè) 尾頁(yè)

FPGA

一種基于FPGA的正弦波信號(hào)發(fā)生器的設(shè)計(jì)

如何實(shí)現(xiàn)FPGA到DDR3 SDRAM存儲(chǔ)器的連接

基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計(jì)

基于FPGA和IP Core的定制緩沖管理的實(shí)現(xiàn)

英特爾將采用22nm級(jí)工藝制造Achronix半導(dǎo)體的FPGA

基于FPGA的音樂(lè)播放控制電路設(shè)計(jì)

基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)

基于FMC標(biāo)準(zhǔn)的FPGA夾層卡I/O設(shè)計(jì)

Altera與西藏大學(xué)在今年九月共同成立FPGA實(shí)驗(yàn)室

FPGA與MCU/模擬技術(shù)整合提速

基于FPGA的MC-CDMA基帶系統(tǒng)的實(shí)現(xiàn)

基于FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的寬帶數(shù)字接收機(jī)變帶寬數(shù)字下變頻器設(shè)計(jì)

基于ARM的可定制MCU可承擔(dān)FPGA的工作

超越摩爾定律之作：賽靈思“堆疊硅片互聯(lián)技術(shù)”

賽靈思全球首發(fā)堆疊硅片互聯(lián)技術(shù)

基于FPGA的LED大屏幕控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

FPGA與MCU/模擬技術(shù)整合提速

FPGA交期縮短證明半導(dǎo)體需求走緩

基于FPGA的RFID無(wú)線(xiàn)通信系統(tǒng)的實(shí)現(xiàn)

相關(guān)標(biāo)簽

關(guān)注此標(biāo)簽的用戶(hù)(人)

熱門(mén)活動(dòng)

課程視頻