FPGA

我要報錯

FPGA（Field－Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

基于FPGA的8B／10B編解碼設(shè)計

摘要：為提高8B／10B編解碼的工作速度和簡化邏輯方法，提出一種基于FPGA的8B／10B編解碼系統(tǒng)設(shè)計方案。與現(xiàn)有的8B／10B編解碼方案相比，該方案是一種利用FPGA實現(xiàn)8B／lOB編解碼的模塊方法，接收模塊在收到外部發(fā)送的

電子設(shè)計自動化
2010-08-06

FPGA 編解碼 BSP 代碼
新型FPGA板滿足軟件無線電、智能通信和雷達等應(yīng)用需求

GE智能平臺宣布即將推出各種以Xilinx Virtex-6 FPGA產(chǎn)品系列為基礎(chǔ)的數(shù)字接收器、數(shù)字收發(fā)器和FPGA處理器產(chǎn)品。在此之前計劃推出以Virtex-7產(chǎn)品系列等Xilinx 7系列設(shè)備為基礎(chǔ)的新產(chǎn)品。這些新平臺將提供高端處理性能

通信技術(shù)
2010-08-06

軟件無線電雷達智能通信 FPGA
基于FPGA的IRIG-B(DC)碼產(chǎn)生電路設(shè)計

摘要：提出了一種IRIG-B(DC)碼產(chǎn)生電路的設(shè)計方法。采用Altera公司低功耗Cyclone FPGA系列中的EPlC6T144、8段數(shù)碼管、晶體振蕩器和MAX3232E等器件構(gòu)成硬件電路、使用VHDL語言設(shè)計IRIG-B直流時間碼的軟件。為了設(shè)置和

電子設(shè)計自動化
2010-08-05

電路設(shè)計 DC FPGA BSP
基于FPGA的PCI硬件加解密卡設(shè)計

摘要：提出一種基于FPGA的PCI硬件加解密卡的設(shè)計方案，用硬件加解密取代了傳統(tǒng)的軟件加解密，將加解密模塊和PCI接口模塊集成在一個FPGA芯片內(nèi)實現(xiàn)。分析了PCI加解密卡的軟硬件的結(jié)構(gòu)和原理，詳細介紹了DESX加解密算法

電子設(shè)計自動化
2010-08-05

PCI 硬件加解密 FPGA
基于CPLD／FPGA的CMI編碼設(shè)計與實現(xiàn)

根據(jù)CMI碼的特性，介紹了一種新的編程思路實現(xiàn)CMI編碼，在Max+PlusⅡ開發(fā)平臺上使用VHDL編程實現(xiàn)CMI編碼，并得到仿真波形。實驗結(jié)果表明，這種編程思路簡單、清晰。在產(chǎn)生7位偽隨機序列的前提下，分別對“O”，“1”進行編碼。這種思路為其他碼型設(shè)計提供了參考。

電子設(shè)計自動化
2010-08-04

編碼 CPLD FPGA BSP
支持RLDRAM® 3存儲器的Stratix® V系列FPGA（Altera ）

Altera公司今天發(fā)布Stratix® V系列FPGA，適用于支持Micron技術(shù)公司的下一代低延時DRAM (RLDRAM® 3存儲器)。Stratix V FPGA采用新的存儲器體系結(jié)構(gòu)，降低延時，高效實現(xiàn)FPGA業(yè)界最好的系統(tǒng)性能。Stratix V FP

電子設(shè)計自動化
2010-08-04

DRAM Altera STRATIX FPGA
基于FPGA的可調(diào)信號發(fā)生器

摘要：基于FPGA的應(yīng)用技術(shù)，采用Altera公司DE2-70開發(fā)板的CycloneⅡ系列EP2C70作為核心器件，設(shè)計了一種基于FPGA的新型可調(diào)信號發(fā)生器。通過QuartusⅡ軟件及Vetilog HDL編程語言設(shè)計LPM_ROM模塊定制數(shù)據(jù)ROM，并通過地

汽車電子
2010-08-03

信號發(fā)生器 ROM FPGA BSP
改善汽車生態(tài)學(xué)、安全性和舒適性，四大測試分析是關(guān)鍵

中國汽車產(chǎn)量已超過美國躍居全球第一，未來5-10年還將保持不斷增長的態(tài)勢。中國汽車工業(yè)協(xié)會預(yù)計，2010年汽車產(chǎn)量增速在10%左右，有望達到1500萬輛。中國目前已涌現(xiàn)不少知名的企業(yè)，包括汽車制造商、模塊化系統(tǒng)供應(yīng)商

汽車電子
2010-08-02

汽車定時調(diào)試 FPGA
軟件無線電設(shè)計中ASIC、FPGA和DSP的選擇策略

本文從可編程性、集成度、開發(fā)周期、性能和功率五個方面論述了選擇ASIC、FPGA和DSP的重要準則。

通信技術(shù)
2010-07-30

DSP 軟件無線電 ASIC FPGA
軟件無線電設(shè)計中ASIC、FPGA和DSP的選擇策略

本文從可編程性、集成度、開發(fā)周期、性能和功率五個方面論述了選擇ASIC、FPGA和DSP的重要準則。

數(shù)字電源
2010-07-28

DSP 軟件無線電 ASIC FPGA
基于FPGA控制的溫度檢測無線發(fā)射接收系統(tǒng)

摘要：本文介紹基于FPGA控制的溫度檢測無線發(fā)射接收系統(tǒng)。本系統(tǒng)采甩EPlKl000C208-3作為控制核心，系統(tǒng)比較溫度是否超出人體最佳溫度范圍，如果過高則發(fā)出降溫信號，如果過低則發(fā)出升溫信號；得出需要加溫還是降溫的

模擬
2010-07-26

控制溫度檢測無線發(fā)射接收 FPGA
DSP/FPGA專題技術(shù)講座(北京)

DSP/FPGA專題技術(shù)講座(北京)

嵌入式軟件
2010-07-25

DSP 系統(tǒng)設(shè)計 DAVINCI FPGA
基于FPGA的多路視頻通道控制

視頻監(jiān)控以其直觀、方便、信息內(nèi)容豐富而廣泛應(yīng)用于許多場合。視頻監(jiān)控成為人們生活中不可缺少的技術(shù)。在一些危險場所，用視頻監(jiān)控代替人工監(jiān)視，可以保證人們的生命安全。鑒于一路視頻的視野范圍有限，要充分收集目

單片機
2010-07-23

DSP 控制撥動開關(guān) FPGA
FPGA芯片大單到晶圓雙雄樂

可程序邏輯門陣列芯片（FPGA）雙雄賽靈思（Xilinx）及阿爾特拉（Altera）陸續(xù)舉行法說會，除了透露對第3季景氣樂觀看法，也表示現(xiàn)階段晶圓代工廠產(chǎn)能嚴重吃緊。為了提高出貨量因應(yīng)來自大陸、印度等新興市場3G 網(wǎng)絡(luò)

模擬
2010-07-23

晶圓賽靈思 FPGA芯片 FPGA
基于DSP和FPGA的實時圖像壓縮系統(tǒng)設(shè)計

提出了一種基于高頻幀攝像頭的高頻幀實時圖像壓縮技術(shù)，以此技術(shù)為基礎(chǔ)，使用TMS320CDM642和EP2C35 FPGA相結(jié)合，設(shè)計了一種高頻幀實時圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結(jié)構(gòu)，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法，實現(xiàn)了100幀/s的壓縮速度，系統(tǒng)同時解決了圖像壓縮中容量和速度的問題，實驗了采集和壓縮過程的同步進行，大大提高了圖像壓縮速度。

電子設(shè)計自動化
2010-07-20

DSP 系統(tǒng)設(shè)計圖像壓縮系統(tǒng) FPGA
基于DSP和FPGA的實時圖像壓縮系統(tǒng)設(shè)計

提出了一種基于高頻幀攝像頭的高頻幀實時圖像壓縮技術(shù)，以此技術(shù)為基礎(chǔ)，使用TMS320CDM642和EP2C35 FPGA相結(jié)合，設(shè)計了一種高頻幀實時圖像處理器硬件系統(tǒng)。該系統(tǒng)采用2片SRAM乒乓結(jié)構(gòu)，以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法，實現(xiàn)了100幀/s的壓縮速度，系統(tǒng)同時解決了圖像壓縮中容量和速度的問題，實驗了采集和壓縮過程的同步進行，大大提高了圖像壓縮速度。

數(shù)字電源
2010-07-17

DSP 系統(tǒng)設(shè)計圖像壓縮系統(tǒng) FPGA
基于DSP和FPGA的實時圖像壓縮系統(tǒng)設(shè)計

基于DSP和FPGA的實時圖像壓縮系統(tǒng)設(shè)計

嵌入式軟件
2010-07-17

DSP 系統(tǒng)設(shè)計圖像壓縮系統(tǒng) FPGA
基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器設(shè)計與實現(xiàn)

設(shè)計實現(xiàn)了基于FPGA的256點定點FFT處理器。處理器以基-2算法為基礎(chǔ)，通過采用高效的兩路輸入移位寄存器流水線結(jié)構(gòu)，有效提高了碟形運算單元的運算效率，減少了寄存器資源的使用，提高了最大工作頻率，增大了數(shù)據(jù)吞吐量，并且使得處理器具有良好的可擴展性。詳細描述了具體設(shè)計的算法結(jié)構(gòu)和各個模塊的實現(xiàn)。設(shè)計采用Verilog HDL作為硬件描述語言，采用QuartusⅡ設(shè)計仿真工具進行設(shè)計、綜合和仿真，仿真結(jié)果表明，處理器工作頻率為72 MHz，是一種高效的FFT處理器IP核。

電子設(shè)計自動化
2010-07-16

移位寄存器 FFT處理器 FPGA BSP
基于FPGA的增量型光電編碼器抗抖動二倍頻電路設(shè)計

從增量型光電編碼器的構(gòu)造特點出發(fā)，分析其輸出信號中引起抖動誤碼脈沖的原因。根據(jù)編碼器兩相輸出信號(A相、B相)不能同時跳變的特點，設(shè)計了一種高精度抗抖動二倍頻電路，能有效濾除信號的干擾脈沖。

電子設(shè)計自動化
2010-07-15

電路設(shè)計光電編碼器倍頻電路 FPGA
基于FPGA的彩色圖像Bayer變換實現(xiàn)

利用飛速發(fā)展的FPGA技術(shù)，在圖像采集前端實現(xiàn)Bayer插值變換。比較了常用的3種插值方法，選用計算復(fù)雜度較高但圖像質(zhì)量最佳的Optimal Recovery方法。采用Lattice的FPGA芯片LFECP2-M50，實現(xiàn)1 208×1 024圖像，12 f／s，實時Bayer轉(zhuǎn)換。給出了實時采集圖像結(jié)果，顯示了插值變換前的原始圖像，計算了變換后圖像的峰值信噪比PSNR。

電子設(shè)計自動化
2010-07-14

彩色圖像 SENSOR FPGA BSP

首頁上一頁 275 276 277 278 279 280 281 282 283 284 下一頁尾頁

FPGA

基于FPGA的8B／10B編解碼設(shè)計

新型FPGA板滿足軟件無線電、智能通信和雷達等應(yīng)用需求

基于FPGA的IRIG-B(DC)碼產(chǎn)生電路設(shè)計

基于FPGA的PCI硬件加解密卡設(shè)計

基于CPLD／FPGA的CMI編碼設(shè)計與實現(xiàn)

支持RLDRAM® 3存儲器的Stratix® V系列FPGA（Altera ）

基于FPGA的可調(diào)信號發(fā)生器

改善汽車生態(tài)學(xué)、安全性和舒適性，四大測試分析是關(guān)鍵

軟件無線電設(shè)計中ASIC、FPGA和DSP的選擇策略

軟件無線電設(shè)計中ASIC、FPGA和DSP的選擇策略

基于FPGA控制的溫度檢測無線發(fā)射接收系統(tǒng)

DSP/FPGA專題技術(shù)講座(北京)

基于FPGA的多路視頻通道控制

FPGA芯片大單到晶圓雙雄樂

基于DSP和FPGA的實時圖像壓縮系統(tǒng)設(shè)計

基于DSP和FPGA的實時圖像壓縮系統(tǒng)設(shè)計

基于DSP和FPGA的實時圖像壓縮系統(tǒng)設(shè)計

基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器設(shè)計與實現(xiàn)

基于FPGA的增量型光電編碼器抗抖動二倍頻電路設(shè)計

基于FPGA的彩色圖像Bayer變換實現(xiàn)

相關(guān)標簽

關(guān)注此標簽的用戶(人)

熱門活動

課程視頻