
介紹一種在基于ARM的嵌入式Linux系統(tǒng)中使用Jam Player和Jam配置文件,利用FPGA的JTAG接口對其進(jìn)行在線配置的方法,為軟件無線電應(yīng)用中實現(xiàn)可重配置的移動終端提供一種新方法。
基于JTAG接口 實現(xiàn)ARM的FPGA在線配置
基于JTAG接口 實現(xiàn)ARM的FPGA在線配置
FPGA的在應(yīng)用編程技術(shù)研究
FPGA的在應(yīng)用編程技術(shù)研究
賽靈思公司(Xilinx)隆重推出全新一代旗艦產(chǎn)品系列-高性能Virtex® -6和低成本Spartan® -6 FPGA,開啟了 “目標(biāo)設(shè)計平臺”新時代。新的目標(biāo)設(shè)計平臺將幫助系統(tǒng)設(shè)計工程師極大地提高生產(chǎn)力, 并將開發(fā)成本降至
賽靈思公司(Xilinx, Inc. )宣布推出新一代旗艦產(chǎn)品--Virtex® 高性能現(xiàn)場可編程門陣列(FPGA)系列產(chǎn)品,支持高性能、計算密集電子系統(tǒng)開發(fā)人員在面對更短設(shè)計周期和更低開發(fā)成本壓力的情況下設(shè)計出“更綠色”的
在目前的經(jīng)濟(jì)環(huán)境下,電子廠商必須要做到“少投入,高產(chǎn)出”。鑒于此,全賽靈思公司(Xilinx, Inc.)日前推出新一代低成本Spartan® 現(xiàn)場可編程門陣列(FPGA)系列產(chǎn)品,可幫助設(shè)計小組實現(xiàn)這一目標(biāo)。 新推出的Sp
賽靈思公司(Xilinx, Inc. )宣布推出新一代旗艦產(chǎn)品--Virtex® 高性能現(xiàn)場可編程門陣列(FPGA)系列產(chǎn)品,支持高性能、計算密集電子系統(tǒng)開發(fā)人員在面對更短設(shè)計周期和更低開發(fā)成本壓力的情況下設(shè)計出“更綠色”的
在目前的經(jīng)濟(jì)環(huán)境下,電子廠商必須要做到“少投入,高產(chǎn)出”。鑒于此,全賽靈思公司(Xilinx, Inc.)日前推出新一代低成本Spartan® 現(xiàn)場可編程門陣列(FPGA)系列產(chǎn)品,可幫助設(shè)計小組實現(xiàn)這一目標(biāo)。 新推出的Sp
1 引 言 為了使之具有高速、靈活的優(yōu)點,本文采用Atelra公司的可編程芯片F(xiàn)PGA設(shè)計了一款周期和輸出個數(shù)可變的脈沖發(fā)生器。經(jīng)過板級調(diào)試獲得良好的運行效果。 2 總體設(shè)計思路 脈沖的周期由高電平
賽靈思(Xilinx)繼與三星電子(Samsung Electronics)宣布45納米制程攜手合作之后,近日再傳賽靈思為追求市場領(lǐng)先,下一代32納米制程代工策略大轉(zhuǎn)彎!代工評估名單除了新伙伴三星、既有伙伴聯(lián)電外,勁爆的是過去從未往來
構(gòu)建了一個基于FPGA的圖像存儲與回放系統(tǒng),該系統(tǒng)能夠記錄紅外熱像儀輸出的數(shù)字視頻信號,回放時以原格式輸出,同時還輸出標(biāo)準(zhǔn)PAL格式的電視信號。介紹系統(tǒng)硬件設(shè)計及FPGA內(nèi)部各模塊的邏輯功能,并論述設(shè)計中的幾個關(guān)鍵點。
通過充分考慮設(shè)計中可能出現(xiàn)的各種影響信號質(zhì)量的因素,設(shè)計了過壓保護(hù)電路。通過選用合適的元件減少了電路板設(shè)計復(fù)雜程度,以及成本的最優(yōu)化。經(jīng)過實際測試,模塊很好地達(dá)到了本文所提及的技術(shù)指標(biāo),具有很高的實用性。
電力線載波(PLC)通信作為電力系統(tǒng)特有的通信方式,廣泛用于電力系統(tǒng)的調(diào)度通信、生產(chǎn)指揮、行政業(yè)務(wù)通信以及其他各種信息的傳輸。隨著數(shù)字通信技術(shù)的發(fā)展,采用電力線上網(wǎng)、進(jìn)行多媒體通信也具有寬闊的前景,電力線載波通信已經(jīng)成為當(dāng)今研究熱點之一。
8通道并行數(shù)據(jù)采集PCI模塊的設(shè)計
電力線載波(PLC)通信作為電力系統(tǒng)特有的通信方式,廣泛用于電力系統(tǒng)的調(diào)度通信、生產(chǎn)指揮、行政業(yè)務(wù)通信以及其他各種信息的傳輸。隨著數(shù)字通信技術(shù)的發(fā)展,采用電力線上網(wǎng)、進(jìn)行多媒體通信也具有寬闊的前景,電力線載波通信已經(jīng)成為當(dāng)今研究熱點之一。
這兩種同步方法與鎖相環(huán)相比,優(yōu)點明顯,建立時間短,只需要一個幀同步用來檢測數(shù)據(jù)開始,然后就可在一個碼元時間內(nèi)恢復(fù)同步時鐘,而且對接收方時鐘的精度和頻率要求不是很高,整個編碼和解碼可以分別用一個FPGA完成設(shè)計,電路設(shè)計全數(shù)字化,大大降低了PCB設(shè)計的成本和難度,且調(diào)試方便,縮短了項目周期。
本文介紹了一種三十二通道掃描數(shù)據(jù)采集模塊的設(shè)計方案。該方案最高采樣率為200KSa/s,存儲深度IM×16bit ,垂直分辨率16bit,增益可編程為1、2、5、10、100五個等級的PCI數(shù)據(jù)采集模塊的設(shè)計與實現(xiàn)。
繼一個月前發(fā)售第一款Stratix® IV器件之后,Altera公司宣布,40-nm FPGA系列受到電子媒體的廣泛認(rèn)可。來自《中國電子報》,《EDN》,《EDN中國》和《今日電子》等媒體的編輯們充分肯定了Altera在Stratix IV系列上