FPGA
-
一個FPGA高手的總結(jié)
很早之前就想對這幾個月工作經(jīng)歷寫的東西，一是作為自己的總結(jié)，二是自己也很想將自己這段時間的一些經(jīng)歷和大家分享一下，希望對初學者而言能使得他們能少走一些彎路。只是公司里的事情很多，最近經(jīng)常加班，所以
-
基于FPGA平臺構建汽車輔助駕駛系統(tǒng)算法
圖4給出了一個LDW系統(tǒng)的性能圖樣，包括用于車道線備用物提取的基于 FPGA的圖像預處理功能。可以看到，右邊兩個圖片中的輸入幀。左邊的一對圖像顯示的是我們在FPGA中實施的預處理功能的性能。左上角的圖片顯示的則是閾值化后邊緣檢測函數(shù)的幅值。左下角圖片是在邊緣細化和車道線模式搜索處理后拍攝的。很明顯，LDW預處理器能非常有效地攝取道路圖景，并能將數(shù)據(jù)減少至基本車道線選取物。右上角和右下角圖片中的黃線和紅線分別表示對基于簡單直線道路模型的車道標線的瞬間跟蹤計算結(jié)果。
-
基于FPGA的高速數(shù)據(jù)采集存儲系統(tǒng)的設計
0 引言 信息技術的發(fā)展，特別是各種數(shù)字處理器件處理速度的提高，實時處理大量的數(shù)據(jù)已經(jīng)成為現(xiàn)實。但是，在一些惡劣環(huán)境和數(shù)據(jù)無法進行實時傳輸?shù)那闆r下，還必須用到存儲測試的方法。存儲測試是指在對被測對象
-
基于EP1C3T144C8的FPGA的開發(fā)板設計
O 引言 現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)的出現(xiàn)是超大規(guī)模集成電路(VISI)技術和計算機輔助設計(CAD)技術發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過用戶編程實現(xiàn)專門應用的的功能。
-
一種基于FPGA并行流水線的FIR濾波器設計方案
1 Fir濾波器原理 有限沖激響應(FIR)數(shù)字濾波器和無限沖激響應(IIR)數(shù)字濾波器廣泛應用于數(shù)字信號處理系統(tǒng)中。IIR數(shù)字濾波器方便簡單，但它相位的非線性，要求采用全通網(wǎng)絡進行相位校正，且穩(wěn)定性難以保障。FIR濾
-
基于Matlab和FPGA的FIR數(shù)字濾波器設計及實現(xiàn)
摘要：基于FIR數(shù)字濾波器的原理和層次化、模塊化設計思想，結(jié)合Altera公司的CycloneII系列FPGA芯片，提出了FIR數(shù)字濾波器的實現(xiàn)硬件方案，給出了采用Matlab、QuartusⅡ設計及實現(xiàn)32階低通FIR濾波器的方法步驟，仿真及
-
基于FPGA的高速圖像采集系統(tǒng)設計
在高速圖像采集系統(tǒng)中，CPU時鐘資源、I／O端口資源、傳輸單元等都成為系統(tǒng)的瓶頸。本系統(tǒng)采用FPGA+RAM+USB的設計：FPGA硬件采樣模塊，有效降低采樣時延和CPU時鐘資源；獨特的RAM時序控制與讀寫控制分離設計，增加了模塊之間的獨立性，降低了控制的復雜度；USB設計在實現(xiàn)高速率數(shù)據(jù)傳輸?shù)耐瑫r又具有低成本、易安裝等優(yōu)點。
-
基于FPGA的8位并行輸入LED掃描控制芯片設計
一、介紹 LED(light emitting diode)顯示屏由發(fā)光二極管陣列構成。發(fā)光二極管(LED)是一種電流控制器件,具有亮度高、體積小、單色性好、響應速度快、驅(qū)動簡單、壽命長等優(yōu)點, 能勝任各種場合實時性、多樣性、動態(tài)性的
-
一個FPGA高手的總結(jié)
一個FPGA高手的總結(jié)
-
基于Matlab和FPGA的FIR數(shù)字濾波器設計及實現(xiàn)
摘要：基于FIR數(shù)字濾波器的原理和層次化、模塊化設計思想，結(jié)合Altera公司的CycloneII系列FPGA芯片，提出了FIR數(shù)字濾波器的實現(xiàn)硬件方案，給出了采用Matlab、QuartusⅡ設計及實現(xiàn)32階低通FIR濾波器的方法步驟，仿真及
-
基于FPGA的高速圖像采集系統(tǒng)設計
在高速圖像采集系統(tǒng)中，CPU時鐘資源、I／O端口資源、傳輸單元等都成為系統(tǒng)的瓶頸。本系統(tǒng)采用FPGA+RAM+USB的設計：FPGA硬件采樣模塊，有效降低采樣時延和CPU時鐘資源；獨特的RAM時序控制與讀寫控制分離設計，增加了模塊之間的獨立性，降低了控制的復雜度；USB設計在實現(xiàn)高速率數(shù)據(jù)傳輸?shù)耐瑫r又具有低成本、易安裝等優(yōu)點。
-
USB OTG的IP Core設計與FPGA驗證
為了實現(xiàn)USB設備之間的直接通信，介紹一款USB 0TG IP核的設計與FPGA驗證。在分析OTG補充規(guī)范的基礎上，重點描述了USB OTG IP核的設計原理、模塊劃分以及每個模塊的功能，然后對USBOTG的部分特性進行詳細的闡述，最后給出該IP核在ModelSim中的功能仿真及FPGA驗證結(jié)果。結(jié)果表明，該IP核具備主機功能和設備功能，可作為一個獨立的IP模塊應用到SoC系統(tǒng)中。
-
用 FPGA 產(chǎn)生高斯白噪聲序列的一種快速方法
0 引言 短波信道存在多徑時延、多普勒頻移和擴散、高斯白噪聲干擾等復雜現(xiàn)象。為了測試短波通信設備的性能，通常需要進行大量的外場實驗。相比之下，信道模擬器能夠在實驗室環(huán)境下進行類似的性能測試，而且測試費用
-
無線基站中的FPGA和DSP組合
FPGA和DSP之間的“智能配分”可使無線系統(tǒng)設計師獲得最佳性能組合和成本——效能。應用DSP和FPGA組合可使成本降低。對于無線基站，組合有DSP可編程邏輯的系統(tǒng)配分，可促使更大的產(chǎn)品設計和市場成功率。更高數(shù)據(jù)率的需
-
基于SRAM的FPGA連線資源的一種可測性設計
本文提出在FPGA芯片內(nèi)插入多條移位寄存器鏈的方法，可使測試開關盒連線資源的時問比傳統(tǒng)的測試方法和已有的一種方法時間上減少了99％以上，大大降低了測試的時間，降低了測試成本，并且消耗的硬件面積比大約在5％左右，在可接受的范圍內(nèi)。
-
基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設
基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設
-
Cyclone III FPGA版嵌入式系統(tǒng)開發(fā)套件（Altera）
Altera公司宣布，開始提供Cyclone® III FPGA版嵌入式系統(tǒng)開發(fā)套件，這一全面的平臺加速了FPGA嵌入式系統(tǒng)的原型設計和開發(fā)。開發(fā)套件采用了多塊電路板，含有業(yè)界目前發(fā)售的密度最大的低成本FPGA——Cyclone III E
-
USB OTG的IP Core設計與FPGA驗證
為了實現(xiàn)USB設備之間的直接通信，介紹一款USB 0TG IP核的設計與FPGA驗證。在分析OTG補充規(guī)范的基礎上，重點描述了USB OTG IP核的設計原理、模塊劃分以及每個模塊的功能，然后對USBOTG的部分特性進行詳細的闡述，最后給出該IP核在ModelSim中的功能仿真及FPGA驗證結(jié)果。結(jié)果表明，該IP核具備主機功能和設備功能，可作為一個獨立的IP模塊應用到SoC系統(tǒng)中。
-
USB OTG的IP Core設計與FPGA驗證
USB OTG的IP Core設計與FPGA驗證
-
用 FPGA 產(chǎn)生高斯白噪聲序列的一種快速方法
0 引言 短波信道存在多徑時延、多普勒頻移和擴散、高斯白噪聲干擾等復雜現(xiàn)象。為了測試短波通信設備的性能，通常需要進行大量的外場實驗。相比之下，信道模擬器能夠在實驗室環(huán)境下進行類似的性能測試，而且測試費用
