
從制造的角度來講,F(xiàn)PGA測試是指對FPGA器件內(nèi)部的邏輯塊、可編程互聯(lián)線、輸入輸出塊等資源的檢測。完整的FPGA測試包括兩步,一是配置FPGA、然后是測試FPGA,配置FPGA是指將FPGA通過將配置數(shù)據(jù)下載編程使其內(nèi)部的待測
摘 要: 針對二進制轉(zhuǎn)十進制(BCD)轉(zhuǎn)碼器的FPGA實現(xiàn)目標,提出了一種高效、易于重構的轉(zhuǎn)碼器設計方案。并在FPGA開發(fā)板上成功地實現(xiàn)了該設計,驗證結果表明,與使用中規(guī)模集成電路IP核(SN74185A)實現(xiàn)的7 bit、10 bit和
0 引 言 在信號采集與處理中,常只關心具有較窄帶寬和較強周期特征的信號,這時寬帶噪聲成為必須濾除的有害成分。信號的頻譜攜帶著信源最本質(zhì)的特征,但是實際采集的信號不可避免地受到寬帶噪聲或?qū)拵Ц蓴_的影響,如
Linux操作系統(tǒng)的全稱是GNU/Linux,它是由GNU工程和Linux內(nèi)核兩個部分共同組成的一個操作系統(tǒng)。該系統(tǒng)中所有組件的源代碼都是自由的,可以有效保護學習成果,因而在嵌入式領域得到了廣泛的應用。 FPGA是英文Field P
隨著FPGA的密度越來越高,設計者們正在節(jié)能降耗方面取得越來越多的進展。出現(xiàn)降低功耗這一趨勢的另一個原因是FPGA正在越來越廣泛地應用于智能手機、媒體播放器、游戲機、衛(wèi)星導航設備以及數(shù)碼相機/攝像機等便攜式設
您編寫的代碼是不是雖然在仿真器中表現(xiàn)正常,但是在現(xiàn)場卻斷斷續(xù)續(xù)出錯?要不然就是有可能在您使用更高版本的工具鏈進行編譯時,它開始出錯。您檢查自己的測試平臺,并確認測試已經(jīng)做到 100% 的完全覆蓋,而且所有測
在1月份舉辦的美國消費電子展(Consumer Electronics Show) 上,數(shù)家業(yè)界主要的平板電視及顯示技術公司紛紛宣布推出高清 3D 電視和令人驚艷的4K x 2K LCD 顯示器,從而可將用戶家中、車內(nèi)或移動設備上的電視、顯示器
摘 要: 根據(jù)交流采樣的原理,設計出基于FPGA開方算法,解決了實時計算電壓有效值和頻率的問題。充分發(fā)揮FPGA硬件并行計算的特性,實現(xiàn)高速運算和可靠性的結合, 能夠較好地解決精度與速度的問題。為穩(wěn)定控制裝置快速
目前,大多通信設備都是針對某一種或少量幾種固定的通信體制、信號調(diào)制樣式以及信號特征參數(shù),例如GSM移動通信信號只有GMSK一種調(diào)制樣式,其調(diào)制速率為22.8 Kbit/s,因此這類通信設備中的數(shù)字信號激勵器或數(shù)字波形形
可編程片上系統(tǒng)( SoPC)是在可編程邏輯器件的基礎上發(fā)展起來的一種靈活、高效的嵌入式系統(tǒng)設計解決方案,系統(tǒng)設計者可以從傳統(tǒng)的板級系統(tǒng)設計轉(zhuǎn)換到芯片級系統(tǒng)設計,將系統(tǒng)設計
摘 要: 經(jīng)典的碼盤數(shù)字測速方法有M 法、T 法、M/ T 法,但都有一定的不足。為了克服原有方法的不足,設計并實現(xiàn)了一種在較大速度范圍都有良好精度和良好快速性的測速方法。電路采用FPGA 實現(xiàn),測速得到的數(shù)據(jù)通過PC
什么樣的積極創(chuàng)新可以幫助您設計出這樣一個系統(tǒng)——它能夠提醒用戶有兒童在游泳池中溺水,或是有入侵者試圖闖入住宅或者辦公場所?這種技術還能夠提醒駕駛員道路上即將發(fā)生
隨著IEEE Std 1394-1995技術的高速發(fā)展,IEEE 1394已經(jīng)成為眾多電子設備基本的外部接口。然而,要進一步擴展它的適用領域,就必須克服其接口被限制工作在較短距離以及不適用于較高數(shù)據(jù)傳輸率的缺陷。IEEE Std 1394b
引言 減少FPGA的功耗可帶來許多好處,如提高可靠性、降低冷卻成本、簡化電源和供電方式、延長便攜系統(tǒng)的電池壽命等。無損于性能的低功耗設計 既需要有高功率效率的FPGA架構,也需要有能駕馭架構組件的良好設計規(guī)范。
精彩無限,盡在維庫技術資料www.dzsc.com/data 摘要:AVS 視頻標準中,自適應環(huán)路器在實現(xiàn)時存在許多條件運算(如濾波強度的計算、邊界閾值和跳轉(zhuǎn)等的計算)及其對于數(shù)據(jù)的訪問比較繁瑣,使得濾波器的算法復雜度很高
摘要: 以FPGA 芯片為載體, 通過QuartusII 的LPM_ROM 模塊和VHDL 語言為核心設計一個多功能信號發(fā)生器,根據(jù)輸入信號的選擇可以輸出遞增鋸齒波、遞減鋸齒波、三角波、階梯波和方波等5 種信號,通過QuartusII 軟件進
摘要: 介紹了一種基于FPGA 的電子設計競賽電路板, 該電路板由美國Altera 公司的Cyclone 系列FPGA EP1C6、單片機、高速A/ D 轉(zhuǎn)換器和D/ A 轉(zhuǎn)換器等芯片組成, 另外, 還預留了一定的擴展I/ O 接口, 根據(jù)設計需要可
摘要:設計并實現(xiàn)了一種基于FPGA的真隨機數(shù)發(fā)生器,利用一對振蕩環(huán)路之間的相位漂移和抖動以及亞穩(wěn)態(tài)作為隨機源,使用線性反饋移位寄存器的輸出與原始序列運算作為后續(xù)處理。在Xilinx Virtex-5平臺的測試實驗中,探討
1 引言 基于FPGA的數(shù)字系統(tǒng)設計中大都推薦采用同步時序的設計,也就是單時鐘系統(tǒng)。但是實際的工程中,純粹單時鐘系統(tǒng)設計的情況很少,特別是設計模塊與外圍芯片的通信中,跨時鐘域的情況經(jīng)常不可避免。如果對跨時鐘域
DSP對電子系統(tǒng)設計來說非常重要,因為它能夠迅速地測量、過濾或壓縮即時的模擬信號。這樣有助于實現(xiàn)數(shù)字世界和真實(模擬)世界的通信。但隨著電子系統(tǒng)進一步精細化,需要處理多種模擬信號源,迫使工程師不得不做出艱