-
基于NIOSⅡ的LCD控制器和矩陣鍵盤的IP核的設計方法
基于NIOSⅡ的LCD控制器和矩陣鍵盤的IP核的設計方法
-
ATM流量控制器IP核的設計和實現(xiàn)
0 引言 ATM異步傳遞方式是建立在電路交換和分組交換基礎上的一種面向連接的快速分組交換技術，它采用定長分組作為傳輸和交換的單位，并具有端到端QOS保證、完善的流量控制和擁塞控制，以及較好的技術綜合能力等優(yōu)
-
基于NioslI的SOPC系統(tǒng)中l(wèi)ED顯示驅動IP核設計
NioslI嵌入式處理器是A1tera公司提出的SOPC解決方案，是一種用戶可隨意配置和構建的32位嵌入式處理器，結合豐富的外設可快速、靈活地構建功能強大的SOPC系統(tǒng)。Altera公司提供了一些通用的IP核，使得用戶可輕松集成屬
-
公共服務聯(lián)盟力挺本土IP
公共服務聯(lián)盟力挺本土IP
-
Tensilica HiFi音頻DSP成為首個支持Dolby MS10多碼流解碼器的IP核
Tensilica宣布，Tensilica成為首家采用DolbyMS10多碼流解碼器，用于SoC設計的音頻內核IP供應商。DolbyMS10多碼流解碼器具備多格式音頻解碼技術，在單個算法包中支持DolbyDigitalPlus和DolbyPulse，用于下一代HDTV（高
-
首場中國國際IP核推介會在京舉辦
在工業(yè)和信息化部電子信息司的指導和國家集成電路公共服務聯(lián)盟的大力支持下，由工業(yè)和信息化部軟件與集成電路促進中心（CSIP）主辦，蘇州國芯科技有限公司承辦的2010年中國（北京）國際IP核推介會暨自主創(chuàng)新嵌入式CP
-
Tensilica HiFi音頻DSP成為首個支持Dolby MS10多碼流解碼器的IP核
Tensilica今日宣布，Tensilica成為首家采用Dolby MS10多碼流解碼器，用于SoC設計的音頻內核IP供應商。Dolby MS10多碼流解碼器具備多格式音頻解碼技術，在單個算法包中支持Dolby Digital Plus和Dolby Pulse，用于下一
-
免費IP核使用權和RTL套裝選項（Actel）
愛特公司(Actel Corporation)宣布，其Libero® 黃金(Gold) 版本用戶現(xiàn)在可以免費訪問IP庫，而Libero 白金(Platinum)版本則加入RTL IP庫源碼，使得設計人員能夠通過采用愛特經驗證的IP模塊系列，更輕易建立功能強大
-
一種面向多媒體SOC的微狀態(tài)低功耗設計方法
本文針對移動多媒體SOC設計中的功耗問題，提出了一種系統(tǒng)級低功耗設計方法。該方法的核心是利用各種IP所提供的配置空間，將多媒體SOC系統(tǒng)細分為不同的微狀態(tài)。同時結合傳統(tǒng)的DVS以及DPM思想，利用反饋控制和負載預測相結合的方式，實時調整系統(tǒng)運行過程中的微狀態(tài)，從而在保證多媒體服務質量的基礎上，讓系統(tǒng)負載盡可能均勻分布于整個運行期間，達到降低功耗的目的。
-
首場中國國際IP核推介會在京舉辦
首場中國國際IP核推介會在京舉辦
-
成都造USB3.0技術 70秒可拷25G高清電影
建設世界現(xiàn)代田園城市，必須要有強大的產業(yè)支撐，更要直奔高端產業(yè)和產業(yè)高端。作為高新技術的聚集地，成都高新區(qū)在培育本土高端產業(yè)方面有著明確的路徑選擇———在集成電路、光電顯示、軟件及服務外包三大產業(yè)集群
-
成都造USB3.0技術下月推出
建設世界現(xiàn)代田園城市，必須要有強大的產業(yè)支撐，更要直奔高端產業(yè)和產業(yè)高端。作為高新技術的聚集地，成都高新區(qū)在培育本土高端產業(yè)方面有著明確的路徑選擇———在集成電路、光電顯示、軟件及服務外
-
成都造USB3.0技術下月推出 70秒拷25G高清電影
建設世界現(xiàn)代田園城市，必須要有強大的產業(yè)支撐，更要直奔高端產業(yè)和產業(yè)高端。作為高新技術的聚集地，成都高新區(qū)在培育本土高端產業(yè)方面有著明確的路徑選擇———在集成電路、光電顯示、軟件及服務外包三大產業(yè)集群
-
12位Extended Sequential JPEG IP核（CAST）
12位Extended Sequential JPEG IP核（CAST）
-
基于NiosII處理器的通用AD IP核的設計與實現(xiàn)
提出了一種采用基于NiosII處理器的通用AD IP核來實現(xiàn)嵌入式數(shù)據采集系統(tǒng)的新方案。它能將市面上任意一款AD芯片制作成IP核并集成到NiosII系統(tǒng)中使用，且整個IP核的控制與運算邏輯由一片F(xiàn)PGA芯片來完成。
-
基于NiosII處理器的通用AD IP核的設計與實現(xiàn)
基于NiosII處理器的通用AD IP核的設計與實現(xiàn)
-
基于NiosII處理器的通用AD IP核的設計與實現(xiàn)
基于NiosII處理器的通用AD IP核的設計與實現(xiàn)
-
華芯打造山東第一條12英寸線
山東華芯半導體有限公司成立于2008年5月，是浪潮集團和山東省高新技術投資有限公司、濟南市高新控股集團公司為發(fā)展山東省集成電路產業(yè)專門成立的項目實體，主要負責山東首條12英寸集成電路生產線項目建設，公司注冊資
-
Tensilica Xtensa IP核用于LTE 手持移動設備SoC設計
Tensilica宣布，授權NTT DOCOMO公司多個Tensilica Xtensa LX數(shù)據處理器（DPU）IP核，用于最新的LTE(長期演進技術)手持移動設備SoC設計。2010年2月在西班牙巴塞羅那舉行的全球移動大會上，NTT DOCOMO展出了與富士通、
-
基于FPGA的USB接口IP核設計
摘要: 重點闡述了USB接口IP核關鍵模塊的設計和驗證，用VerilogHDL對USBIP核協(xié)議RTL級代碼編寫，對USB協(xié)議的數(shù)據流、傳輸?shù)冗M行了深入的分析，在Xilinx ISE軟件平臺上進行了FPGA綜合，并在Xilinx FPGA開發(fā)板上調試成功
