-
基于FPGA的USB接口IP核設計
摘要: 重點闡述了USB接口IP核關鍵模塊的設計和驗證，用VerilogHDL對USBIP核協(xié)議RTL級代碼編寫，對USB協(xié)議的數(shù)據(jù)流、傳輸?shù)冗M行了深入的分析，在Xilinx ISE軟件平臺上進行了FPGA綜合，并在Xilinx FPGA開發(fā)板上調試成功
-
Tensilica授權海思使用Xtensa以及和ConnX DSP IP核
Tensilica授權海思使用Xtensa以及和ConnX DSP IP核
-
基于BIST的編譯碼器IP核測試
1 引言 隨著半導體工藝的發(fā)展，片上系統(tǒng)SOC已成為當今一種主流技術?；贗P復用的SOC設計是通過用戶自定義邏輯(UDL)和連線將IP核整合為一個系統(tǒng)，提高了設計效率，加快了設計過程，縮短了產品上市時間。但是隨著設
-
高可靠性微控制器設計研究
摘要：本文目標是根據(jù)航天電子設計的需要，提出一種高可靠性微處理器設計的設計方案。在分析了單粒子效應的和總結了高可靠性設計技術的基礎上，對 oregano systems公司提供的 mc8051IP軟核進行了修改。修改后的 IP
-
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設計
設計基于FPGA的8段數(shù)碼管動態(tài)顯示IP核，介紹8段數(shù)碼管內部結構及其驅動顯示方式和IP核設計方法，給出8段數(shù)碼管動態(tài)顯示IP核的Verilog HDL程序源代碼及其C語言驅動程序。此IP核可例化成1～8個共陰極(或共陽極)數(shù)碼管控制器，能方便地控制1～8個數(shù)碼管同時顯示數(shù)字和小數(shù)點位。測試結果表明，該IP核工作可靠、穩(wěn)定，可直接應用于電子設計中。
-
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設計
設計基于FPGA的8段數(shù)碼管動態(tài)顯示IP核，介紹8段數(shù)碼管內部結構及其驅動顯示方式和IP核設計方法，給出8段數(shù)碼管動態(tài)顯示IP核的Verilog HDL程序源代碼及其C語言驅動程序。此IP核可例化成1～8個共陰極(或共陽極)數(shù)碼管控制器，能方便地控制1～8個數(shù)碼管同時顯示數(shù)字和小數(shù)點位。測試結果表明，該IP核工作可靠、穩(wěn)定，可直接應用于電子設計中。
-
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設計
基于FPGA的8段數(shù)碼管動態(tài)顯示IP核設計
-
在FPGA上對OC8051IP核的修改與測試
引 言 20世紀80年代初，Intel公司推出了MCS-51單片機，隨后Intel以專利轉讓的形式把8051內核發(fā)布給許多半導體廠家，從而出現(xiàn)了許多與MCS-51系統(tǒng)兼容的產品。這些產品與MCS-51的系統(tǒng)結構相同，采用CMOS工藝，因
-
視點：IP核市場和展望
視點：IP核市場和展望
-
基于FPGA的RS232異步串行口IP核設計
1 引言 數(shù)據(jù)采集系統(tǒng)常需要進行異步串行數(shù)據(jù)傳輸。目前廣泛使用的RS232異步串行接口，如8250、 NS16450等專用集成器件，雖然使用簡單，卻占用電路板面積、布線復雜等缺點。片上系統(tǒng)SoC(System on Chip)是以嵌入
-
安全芯片中密碼算法的多IP核集成方法
信息社會中，基于密碼算法設計的安全芯片，能夠為用戶的敏感信息提供有效的機密性與完整性保護。信息化的不斷深入使得人們對信息安全服務的需求呈現(xiàn)使用簡單化、功能多樣化、高度集成化等趨勢。這要求安全芯片在
-
中國集成電路IP技術及市場發(fā)展現(xiàn)狀分析
日前，工業(yè)和信息化部軟件與集成電路促進中心對外發(fā)布了《2008年集成電路IP核技術和市場調查報告》，全面總結了國際與國內的IP核技術與市場的發(fā)展狀況，針對我國IP核產業(yè)的發(fā)展提出了對策與建議?！ 鴥菼P市場規(guī)模
-
WiChorus數(shù)據(jù)包核心設備贏得Clearwire骨干支撐網訂單
9/3/2009，美國新興公司WiChorus日前宣布贏得WiMAX運營商Clearwire的多年期數(shù)據(jù)包核心設備軟硬件供貨合同。Clearwire已經在多個市場部署了WiChorus的Smart 4G 數(shù)據(jù)包核心設備。為了適應從IP視頻，網絡電話到互聯(lián)網瀏
-
AMBA息線SOC系統(tǒng)IP核的即插即用研究
引 言 SoC設計的快速發(fā)展是以IP核復用為基礎的。IP核的復用極大地提高了SoC系統(tǒng)設計的開發(fā)效率，SoC 片上總線的選擇是IP核間集成與互連的關鍵技術之一。目前片上總線的標準協(xié)議眾多，如ARM公司提出的AMBA總線
-
基于EDA軟件和FPGA的IP核保護技術
隨著電路復雜性的增加，越來越多的設計者開始采用擁有知識產權的、設計良好的功能模塊來加快系統(tǒng)開發(fā)。因此，需要相應的技術手段保護這些功能模塊不被非法復制、篡改或竊取。針對FPGA開發(fā)中的知識產權保護問題，提出一種結合EDA軟件和FPGA的IP(Intellectual Proterty)核保護方法，有效的防止IP核被竊取，以及防止最終在FPGA上實現(xiàn)設計的非法復制。
