
組件布置合理是設(shè)計(jì)出優(yōu)質(zhì)的PCB圖的基本前提。關(guān)于組件布置的要求主要有安裝、受力、受熱、信號(hào)、美觀六方面的要求。
很多人都覺(jué)得PCB Layout的工作是很枯燥無(wú)聊的,每天對(duì)著板子成千上萬(wàn)條走線,各種各樣的封裝,重復(fù)著拉線的工作。但是設(shè)計(jì)人員要在各種設(shè)計(jì)規(guī)則之間做取舍,兼顧性能,成本,工藝等各個(gè)方面,又要注意到板子布局的合理整齊,并沒(méi)有看上去的那么簡(jiǎn)單,需要更多的智慧。
覆銅作為PCB設(shè)計(jì)的一個(gè)重要環(huán)節(jié),不管是國(guó)產(chǎn)的青越鋒PCB設(shè)計(jì)軟件,還是國(guó)外的一些PowerPCB,Protel都提供了智能覆銅功能,那么怎樣才能敷好銅,我將自己一些想法與大家一起分享,希望能給同行帶來(lái)益處。
據(jù)不完全統(tǒng)計(jì),我國(guó)每年因漏電而引起的觸電事故、火災(zāi)造成數(shù)千人死亡和數(shù)十億的經(jīng)濟(jì)損失,因此對(duì)可以防止漏電火災(zāi)及人身觸電保護(hù)的漏電保護(hù)器的性能提出了更高的要求。本文
盡管工程設(shè)計(jì)人員知道,一個(gè)完美的設(shè)計(jì)方案是避免問(wèn)題出現(xiàn)的最佳方式,不過(guò)這仍是一種既浪費(fèi)時(shí)間又浪費(fèi)金錢(qián),同時(shí)治標(biāo)不治本的方法。比如,如果在電磁兼容性(EMC)測(cè)試階段發(fā)現(xiàn)問(wèn)題,將會(huì)造成大量的成本投入,甚至需要對(duì)最初的設(shè)計(jì)方案進(jìn)行調(diào)整和重新制作,這將耗費(fèi)數(shù)月的時(shí)間。
ADI(亞德諾半導(dǎo)體)高級(jí)系統(tǒng)應(yīng)用工程師Rob Reeder:“當(dāng)然,這是必須考慮的”。
在硬件系統(tǒng)設(shè)計(jì)中,通常我們關(guān)注的串?dāng)_主要發(fā)生在連接器、芯片封裝和間距比較近的平行走線之間。但在某些設(shè)計(jì)中,高速差分過(guò)孔之間也會(huì)產(chǎn)生較大的串?dāng)_,本文對(duì)高速差分過(guò)孔之間的產(chǎn)生串?dāng)_的情況提供了實(shí)例仿真分析和解決方法。
在當(dāng)今無(wú)線通信設(shè)備中,射頻部分往往采用小型化的室外單元結(jié)構(gòu),而室外單元的射頻部分、中頻部分,以及對(duì)室外單元進(jìn)行監(jiān)控的低頻電路部分往往部署在同一PCB上。請(qǐng)問(wèn),對(duì)這樣的PCB布線在材質(zhì)上有何要求?如何防止射頻、中頻以及低頻電路互相之間的干擾?
按電路模塊進(jìn)行布局,實(shí)現(xiàn)同一功能的相關(guān)電路稱為一個(gè)模塊,電路模塊中的元件應(yīng)采用就近集中原則,同時(shí)數(shù)字電路和模擬電路分開(kāi);
在PCB板的設(shè)計(jì)當(dāng)中,可以通過(guò)分層、恰當(dāng)?shù)牟季植季€和安裝實(shí)現(xiàn)PCB的抗ESD設(shè)計(jì)。通過(guò)調(diào)整PCB布局布線,能夠很好地防范ESD。
模擬地/數(shù)字地以及模擬電源/數(shù)字電源只不過(guò)是相對(duì)的概念。提出這些概念的主要原因是數(shù)字電路對(duì)模擬電路的干擾已經(jīng)到了不能容忍的地步。
作為一個(gè)電子工程師設(shè)計(jì)電路是一項(xiàng)必備的硬功夫,但是原理圖設(shè)計(jì)再完美,如果電路板設(shè)計(jì)不合理性能將大打折扣,嚴(yán)重時(shí)甚至不能正常工作。根據(jù)經(jīng)驗(yàn),總結(jié)出以下一些PCB設(shè)計(jì)中應(yīng)該注意的地方。
Mark點(diǎn)也叫基準(zhǔn)點(diǎn),為裝配工藝中的所有步驟提供共同的可地定位電路圖案。因此,Mark點(diǎn)對(duì)SMT生產(chǎn)至關(guān)重要。
今天就和大家講講pcb線路板沉金和鍍金的區(qū)別,沉金板與鍍金板是PCB電路板經(jīng)常使用的工藝,許多工程師都無(wú)法正確區(qū)分兩者的不同,甚至有一些工程師認(rèn)為兩者不存在差別,這是非常錯(cuò)誤的觀點(diǎn),必須及時(shí)更正。
時(shí)鐘晶體和相關(guān)電路應(yīng)布置在PCB的中央位置并且要有良好的地層,而不是靠近I/O接口處。不可將時(shí)鐘產(chǎn)生電路做成子卡或者子板的形式,必須做在單獨(dú)的時(shí)鐘板上或者承載板上。
由于電源層與地層之間的電場(chǎng)是變化的,在板的邊緣會(huì)向外輻射電磁干擾。稱為邊緣效應(yīng)??梢詫㈦娫磳觾?nèi)縮,使得電場(chǎng)只在接地層的范圍內(nèi)傳導(dǎo)。以一個(gè)H(電源和地之間的介質(zhì)厚度)為單位,若內(nèi)縮20H則可以將70%的電場(chǎng)限制在接地邊沿內(nèi);內(nèi)縮100H則可以將98%的電場(chǎng)限制在內(nèi)。
為了減少線間串?dāng)_,應(yīng)保證線間距足夠大,當(dāng)線中心間距不少于3倍線寬時(shí),則可保持70%的電場(chǎng)不互相干擾,稱為3W規(guī)則。如要達(dá)到98%的電場(chǎng)不互相干擾,可使用10W的間距。
在PCB設(shè)計(jì) 中,可以通過(guò)分層、恰當(dāng)?shù)牟季植季€和安裝實(shí)現(xiàn)PCB的抗ESD設(shè)計(jì)。在設(shè)計(jì)過(guò)程中,通過(guò)預(yù)測(cè)可以將絕大多數(shù)設(shè)計(jì)修改僅限于增減元器件。通過(guò)調(diào)整PCB布局布線,能夠很好地防范ESD。
初學(xué)者在PCB繪圖時(shí)邊布線邊逐條對(duì)照以上基本原則,布線完成后再用此規(guī)則檢查一遍。久之,必有效果。古人云:履,堅(jiān)冰至。天下之事,天才者畢竟居少,惟有持之以恒,方見(jiàn)成效。一個(gè)“漸”字,幾乎蘊(yùn)涵所有事物發(fā)展成熟之道理……
球柵陣列(BGA)封裝是目前FPGA和微處理器等各種高度先進(jìn)和復(fù)雜的半導(dǎo)體器件采用的標(biāo)準(zhǔn)封裝類型。用于嵌入式設(shè)計(jì)的BGA封裝技術(shù)在跟隨芯片制造商的技術(shù)發(fā)展而不斷進(jìn)步,這類封裝一般分成標(biāo)準(zhǔn)和微型BGA兩種。