SDRAM

關注人關注

我要報錯

同步動態(tài)隨機存取內(nèi)存（synchronousdynamicrandom-accessmemory，簡稱SDRAM）是有一個同步接口的動態(tài)隨機存取內(nèi)存（DRAM）。通常DRAM是有一個異步接口的，這樣它可以隨時響應控制輸入的變化。而SDRAM有一個同步接口，在響應控制輸入前會等待一個時鐘信號，這樣就能和計算機的系統(tǒng)總線同步。時鐘被用來驅(qū)動一個有限狀態(tài)機，對進入的指令進行管線(Pipeline)操作。這使得SDRAM與沒有同步接口的異步DRAM(asynchronousDRAM)相比，可以有一個更復雜的操作模式。

SDRAM短缺加劇本月價格再漲10%

據(jù)業(yè)內(nèi)人士透露，SDRAM價格5月份再漲10%，SDRAM短缺問題可能在2013年第三季度進一步惡化。由于貨源緊張，SDRAM價格自三月以來已連續(xù)上漲。在預期嚴重短缺情況下，無晶圓廠半導體公司，包括鈺創(chuàng)科技，晶豪科技(ESMT)和

智能硬件
2013-05-17

SDRAM 晶圓廠 DRAM芯片內(nèi)存
基于FPGA的DDR2 SDRAM存儲器用戶接口設計

摘要：使用功能強大的FPGA來實現(xiàn)一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲控制器，由于該公司出產(chǎn)的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設計具有很大的使

電子設計自動化
2013-05-16

FPGA 存儲器 DDR SDRAM
2D-DCT的FPGA實現(xiàn)

在信息社會迅猛發(fā)展的21世紀，多媒體信息日益增多，其中人類主要依靠圖像來接收各種各樣的信息。圖像中包含如此巨大的數(shù)據(jù)量，如果不經(jīng)過壓縮，不僅超出了計算機的存儲和計算能力，而且無法完成信息的實時傳輸。圖像

電子設計自動化
2013-02-28

DC BSP FPGA實現(xiàn) SDRAM
掉電保護在嵌入式系統(tǒng)中的設計應用

在嵌入式系統(tǒng)設計過程中，系統(tǒng)的掉電保護越來越受到重視。本文介紹的方法是在用ARM7系列芯片S3C4510B和μClinux構(gòu)建的嵌入式平臺上實現(xiàn)的。整個掉電保護實現(xiàn)的基本思路是

數(shù)字電源
2013-02-07

電信嵌入式系統(tǒng) 掉電保護 SDRAM
嵌入式系統(tǒng)的掉電保護方案設計

嵌入式系統(tǒng)的掉電保護方案設計

嵌入式軟件
2012-10-29

嵌入式系統(tǒng) 掉電保護 BSP SDRAM
嵌入式系統(tǒng)的掉電保護方案設計

嵌入式系統(tǒng)的掉電保護方案設計

嵌入式教程
2012-10-29

嵌入式系統(tǒng) 掉電保護 BSP SDRAM
bf561的loader問題介紹

近來開始用BF 561設計圖像匹配系統(tǒng)。所以把這一過程的所得記錄在此，以便與大家共享。在程序下載這個環(huán)節(jié)上遇到如下一些問題：visual dsp++5.0下針對BF561開發(fā)板的燒寫flash的程序，不能正常下載，重新編譯一下才可以

單片機
2012-10-14

NI LOADER BF561 SDRAM
FPGA與DDR3 SDRAM的接口設計

DDR3 SDRAM內(nèi)存的總線速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達到2Gbits的高密度。這個架構(gòu)毫無疑問更快、更大，每比特的功耗也更低，但是如何實現(xiàn)FPGA和DDR3 SDRAM DI

電子設計自動化
2012-10-09

FPGA 接口設計 DDR3 SDRAM
bf561的loader過程的問題分析

近來開始用BF 561設計圖像匹配系統(tǒng)。所以把這一過程的所得記錄在此，以便與大家共享?！　≡诔绦蛳螺d這個環(huán)節(jié)上遇到如下一些問題：　　visual dsp++5.0下針對BF561開發(fā)板的燒寫flash的程序，不能正常下載，重新編譯一

單片機
2012-09-23

NI LOADER BF561 SDRAM
SDRAM接口的VHDL設計

RAM（隨機存取存儲器　是一種在電子系統(tǒng)中應用廣泛的器件，通常用于數(shù)據(jù)和程序的緩存。隨著半導體工業(yè)的發(fā)展，RAM獲得了飛速的發(fā)展，從RAM、DRAM?(Dynamic RAM，即動態(tài)RAM)發(fā)展到SDRAM(SynchrONous Dynamic RAM，即

電子設計自動化
2012-09-18

接口時鐘 VHDL設計 SDRAM
電子工程師經(jīng)驗：FPGA設計風格須知

在進行FPGA設計時，有很多需要我們注意的地方。具有好的設計風格才能做出好的設計產(chǎn)品，這一點是毋庸置疑的。那么，接下來，小編就帶大家一起來看看，再進行FPGA設計時，我們都要注意哪些呢?　　一.命名風格：　　1不

電子設計自動化
2012-09-04

電子工程師代碼 FPGA設計 SDRAM
DDR2 SDRAM介紹及其基于MPC8548 CPU的硬件設計

DR2(Double Data Rate 2，兩倍數(shù)據(jù)速率，版本2) SDRAM，是由JEDEC標準組織開發(fā)的基于DDR SDRAM的升級存儲技術(shù)。相對于DDR SDRAM，雖然其仍然保持了一個時鐘周期完成兩次數(shù)據(jù)傳輸?shù)奶匦裕獶DR2 SDRAM在數(shù)據(jù)傳輸率、

消費電子
2012-08-06

CPU 硬件設計 DDR SDRAM
采用Xilinx 和FPGA的DDR2 SDRAM存儲器接口控制器的設計

采用Xilinx 和FPGA的DDR2 SDRAM存儲器接口控制器的設計

嵌入式教程
2012-05-28

Xilinx FPGA DDR SDRAM
嵌入式視頻系統(tǒng)中SDRAM時序控制分析

在高速數(shù)字視頻系統(tǒng)應用中，使用大容量存儲器實現(xiàn)數(shù)據(jù)緩存是一個必不可少的環(huán)節(jié)。SDRAM就是經(jīng)常用到的一種存儲器。但是，在主芯片與SDRAM之間產(chǎn)生的時序抖動問題阻礙了產(chǎn)品的大規(guī)模生產(chǎn)。在數(shù)字電視接收機的生產(chǎn)實際

單片機
2012-04-19

視頻系統(tǒng) 嵌入式視頻時序控制 SDRAM
SDRAM通用控制器的FPGA模塊化設計

引言同步動態(tài)隨機存儲器(SDRAM)，在同一個CPU時鐘周期內(nèi)即可完成數(shù)據(jù)的訪問和刷新，其數(shù)據(jù)傳輸速度遠遠大于傳統(tǒng)的數(shù)據(jù)存儲器(DRAM)，被廣泛的應用于高速數(shù)據(jù)傳輸系統(tǒng)中?；贔PGA的SDRAM控制器，以其可靠

工業(yè)控制
2012-04-03

FPGA 模塊化設計通用控制器 SDRAM
Cyclone II實現(xiàn)DDR SDRAM接口的方法

Cyclone II實現(xiàn)DDR SDRAM接口的方法

嵌入式教程
2012-03-19

接口 DDR CYCLONE SDRAM
快速創(chuàng)建存儲器接口的設計

Xilinx FPGA 提供可簡化接口設計的 I/O 模塊和邏輯資源。盡管如此，這些 I/O 模塊以及額外的邏輯仍需設計人員在源 RTL 代碼中配置、驗證、執(zhí)行，并正確連接到系統(tǒng)的其余部分，然后仔細仿真并在硬件中進行驗證。　

模擬
2012-03-14

FPGA 接口的設計存儲器接口 SDRAM
基于FPGA的真彩VGA顯示的實現(xiàn)

Mif文件在FPGA中的應用，主要是在RAM，ROM中，一般用來存儲字模、波形數(shù)據(jù)、信號采樣、數(shù)據(jù)序列等，可以看做是C語言中的數(shù)組，用來存儲數(shù)據(jù)。Bingo當年也是郁悶的很啊，當年做電子琴，在Quartus II Memory Initialza

電子設計自動化
2012-03-12

FPGA 數(shù)據(jù)源 VGA顯示 SDRAM
基于FPGA的真彩VGA顯示的實現(xiàn)

基于FPGA的真彩VGA顯示的實現(xiàn)

嵌入式軟件
2012-03-10

FPGA 數(shù)據(jù)源 VGA顯示 SDRAM
嵌入式DSP訪問片外SDRAM的低功耗設計研究

DSP有限的片內(nèi)存儲器容量往往使得設計人員感到捉襟見肘，特別是在數(shù)字圖像處理、語音處理等應用場合，需要有高速大容量存儲空間的強力支持。因此，需要外接存儲器來擴展DSP的存儲空間。在基于DSP的嵌入式應用中，存儲

數(shù)字電源
2012-02-07

低功耗設計 CACHE 嵌入式DSP SDRAM

首頁上一頁 1 2 3 4 5 6 7 8 9 10 下一頁尾頁

SDRAM

SDRAM短缺加劇本月價格再漲10%

基于FPGA的DDR2 SDRAM存儲器用戶接口設計

2D-DCT的FPGA實現(xiàn)

掉電保護在嵌入式系統(tǒng)中的設計應用

嵌入式系統(tǒng)的掉電保護方案設計

嵌入式系統(tǒng)的掉電保護方案設計

bf561的loader問題介紹

FPGA與DDR3 SDRAM的接口設計

bf561的loader過程的問題分析

SDRAM接口的VHDL設計

電子工程師經(jīng)驗：FPGA設計風格須知

DDR2 SDRAM介紹及其基于MPC8548 CPU的硬件設計

采用Xilinx 和FPGA的DDR2 SDRAM存儲器接口控制器的設計

嵌入式視頻系統(tǒng)中SDRAM時序控制分析

SDRAM通用控制器的FPGA模塊化設計

Cyclone II實現(xiàn)DDR SDRAM接口的方法

快速創(chuàng)建存儲器接口的設計

基于FPGA的真彩VGA顯示的實現(xiàn)

基于FPGA的真彩VGA顯示的實現(xiàn)

嵌入式DSP訪問片外SDRAM的低功耗設計研究

相關標簽

關注此標簽的用戶(人)

熱門活動

課程視頻