在設計中，我們不斷的給目錄、源代碼、文件、函數(shù)、變量、參數(shù)、類、封包進行命名與定義。當一件工作需要進行的次數(shù)非常之多，足以證明它是不可或缺的基本工作。我們一定要知道一點，基礎工作是整個項目的基石。忽視抑或是輕視基礎工作是一件非常錯誤的工作理念。我們需要用最嚴謹認真的態(tài)度去對待，同時作為回報，它將令你的作品顯得專業(yè)而優(yōu)雅。我們以信號的定義為例來說明這個問題。先來看這么一組代碼：

always @(posedge clk or negedge rst_n)begin if(!rst_n)begin cnt <= 0; end else if(add_cnt)begin if(end_cnt) cnt <= 0; else cnt <= cnt + 1; endend assign add_cnt = flag1||flag2 ; assign end_cnt = add_cnt && cnt==x-1 ; always @(posedge clk or negedge rst_n)begin if(rst_n==1'b0)begin flag1 <= 1'b0; end else if(en1)begin flag1 <= 1'b1; end else if(end_cnt)begin flag1 <= 1'b0; endend always @(posedge clk or negedge rst_n)begin if(rst_n==1'b0)begin flag2 <= 1'b1; end else if(en2)begin flag2 <= 1'b1; end else if(end_cnt)begin flag2 <= 1'b0; endend always @(*)begin if(flag1) x = 5; else if(flag2) x = 7; else begin x = 0; endend

這組代碼的功能是當en1時計數(shù)5下；en2計數(shù)7下。在這組代碼中，en1時flag1拉高；end-cnt時flag1變低；en2時flag2拉高；end-cnt時flag2變低；也就是在flag1或者flag2時加一，然后用flag1和flag2分別區(qū)分計數(shù)5下和7下。盡管能夠實現(xiàn)功能，但是在這組代碼中，存在信號定義不明確得現(xiàn)象。flag1和flag2到底是什么意思？是表示flag1（flag2）時en1產生，還是en1（en2）時的計數(shù)狀態(tài)？為說明這一點就得用到XXXXX (寫加一條件時需要用到add_cnt = flag1||flag2)語句。這里重申一下我們很重要的那條簡單原則，一個代碼（信號）只做一件事且做好這件事！按照這個規(guī)則，思路就是這樣了：用一個信號flag1來表示計數(shù)狀態(tài)，另外一個信號flag2表示是由en1還是en2所產生。那么，加一與否的條件非常簡單，就是是否處于工作狀態(tài)（flag1）；同理，計數(shù)5或者7下只需要使用flag2一個信號。那么代碼就會是這樣：

always @(posedge clk or negedge rst_n)begin if(!rst_n)begin cnt <= 0; end else if(add_cnt)begin if(end_cnt) cnt <= 0; else cnt <= cnt + 1; endend assign add_cnt = flag1 ; assign end_cnt = add_cnt && cnt==x-1 ; always @(posedge clk or negedge rst_n)begin if(rst_n==1'b0)begin flag1 <= 1'b0; end else if(en1||en2 )begin flag1 <= 1'b1; end else if(end_cnt)begin flag1 <= 1'b0; endend always @(posedge clk or negedge rst_n)begin if(rst_n==1'b0)begin flag2 <= 1'b1; end else if(en1)begin flag2 <= 1'b0; end else if(en2)begin flag2 <= 1'b1; endend always @(*)begin if(flag==0) x = 5; else x = 7;end 

看到這里，也許有些朋友會覺得：好像區(qū)別沒那么大啊？ok，我們假設一下，如果程序中不僅是是en1,en2，而是有en3,en4……enX，又或者將來需要維護和優(yōu)化，這兩者的區(qū)別將會天壤之別。關于信號定義方面，《至簡設計法》的作者潘文明給出了一個近乎完美的答案。例如在計數(shù)器代碼設計中的“架構八步法”，第一步就是明確定義信號，用具體、清晰且無疑異的語句，定義每個信號所要實現(xiàn)的功能，以及重點描述信號的變化情況。

(4)（用文字版）信號名 I/O位寬說明clkI1系統(tǒng)工作時鐘rst_nI1系統(tǒng)復位信號Din_sopI1當vld=1時才有效，輸入報文頭指示信號Din_eopI1當vld=1時才有效，輸入報文尾指示信號Din_vldI1輸入數(shù)據有效標志，高電平有效Din_errI1輸入報文錯誤標志，在eop有效時才有效dinI8輸入數(shù)據總線Dout_sopO1當vld=1時才有效，輸出報文頭指示信號Dout_eopO1當vld=1時才有效，輸出報文尾指示信號Dout_vldO1輸出數(shù)據有效標志，高電平有效doutO8輸出數(shù)據總線Dout_errO1輸出報文錯誤標志，在eop有效時才有效 從中可以看出，優(yōu)秀的FPGA設計師一開始就從頂層結構明確定義信號，將可能出現(xiàn)的混亂從根源上解決。這樣的思路和方法實在非常值得我們每一位從業(yè)者學習和借鑒。如果你覺得有用的話，就請你回個貼或者贊，證明我的付出沒有白費，大家都不容易，祝我們早日發(fā)財。PGA整潔代碼之道3-信號命名和定義應該明確

在設計中，我們不斷的給目錄、源代碼、文件、函數(shù)、變量、參數(shù)、類、封包進行命名與定義。當一件工作需要進行的次數(shù)非常之多，足以證明它是不可或缺的基本工作。我們一定要知道一點，基礎工作是整個項目的基石。忽視抑或是輕視基礎工作是一件非常錯誤的工作理念。我們需要用最嚴謹認真的態(tài)度去對待，同時作為回報，它將令你的作品顯得專業(yè)而優(yōu)雅。

我們以信號的定義為例來說明這個問題。先來看這么一組代碼：

always @(posedge clk or negedge rst_n)beginif(!rst_n)begincnt <= 0;endelse if(add_cnt)beginif(end_cnt)cnt <= 0;elsecnt <= cnt + 1;endendassign add_cnt = flag1||flag2 ;assign end_cnt = add_cnt && cnt==x-1 ;always @(posedge clk or negedge rst_n)beginif(rst_n==1'b0)beginflag1 <= 1'b0;endelse if(en1)beginflag1 <= 1'b1;endelse if(end_cnt)beginflag1 <= 1'b0;endendalways @(posedge clk or negedge rst_n)beginif(rst_n==1'b0)beginflag2 <= 1'b1;endelse if(en2)beginflag2 <= 1'b1;endelse if(end_cnt)beginflag2 <= 1'b0;endendalways @(*)beginif(flag1)x = 5;else if(flag2)x = 7;else beginx = 0;endend

這組代碼的功能是當en1時計數(shù)5下；en2計數(shù)7下。在這組代碼中，en1時flag1拉高；end-cnt時flag1變低；en2時flag2拉高；end-cnt時flag2變低；也就是在flag1或者flag2時加一，然后用flag1和flag2分別區(qū)分計數(shù)5下和7下。

盡管能夠實現(xiàn)功能，但是在這組代碼中，存在信號定義不明確得現(xiàn)象。flag1和flag2到底是什么意思？是表示flag1（flag2）時en1產生，還是en1（en2）時的計數(shù)狀態(tài)？為說明這一點就得用到XXXXX (寫加一條件時需要用到add_cnt = flag1||flag2)語句。

這里重申一下我們很重要的那條簡單原則，一個代碼（信號）只做一件事且做好這件事！按照這個規(guī)則，思路就是這樣了：用一個信號flag1來表示計數(shù)狀態(tài)，另外一個信號flag2表示是由en1還是en2所產生。那么，加一與否的條件非常簡單，就是是否處于工作狀態(tài)（flag1）；同理，計數(shù)5或者7下只需要使用flag2一個信號。那么代碼就會是這樣：

always @(posedge clk or negedge rst_n)beginif(!rst_n)begincnt <= 0;endelse if(add_cnt)beginif(end_cnt)cnt <= 0;elsecnt <= cnt + 1;endendassign add_cnt = flag1 ;assign end_cnt = add_cnt && cnt==x-1 ;always @(posedge clk or negedge rst_n)beginif(rst_n==1'b0)beginflag1 <= 1'b0;endelse if(en1||en2 )beginflag1 <= 1'b1;endelse if(end_cnt)beginflag1 <= 1'b0;endendalways @(posedge clk or negedge rst_n)beginif(rst_n==1'b0)beginflag2 <= 1'b1;endelse if(en1)beginflag2 <= 1'b0;endelse if(en2)beginflag2 <= 1'b1;endendalways @(*)beginif(flag==0)x = 5;elsex = 7;end

看到這里，也許有些朋友會覺得：好像區(qū)別沒那么大??？ok，我們假設一下，如果程序中不僅是是en1,en2，而是有en3,en4……enX，又或者將來需要維護和優(yōu)化，這兩者的區(qū)別將會天壤之別。

關于信號定義方面，《至簡設計法》的作者潘文明給出了一個近乎完美的答案。例如在計數(shù)器代碼設計中的“架構八步法”，第一步就是明確定義信號，用具體、清晰且無疑異的語句，定義每個信號所要實現(xiàn)的功能，以及重點描述信號的變化情況。

從中可以看出，優(yōu)秀的FPGA設計師一開始就從頂層結構明確定義信號，將可能出現(xiàn)的混亂從根源上解決。這樣的思路和方法實在非常值得我們每一位從業(yè)者學習和借鑒。