芯片設(shè)計(jì)中，一個(gè)小小的驗(yàn)證失誤可能導(dǎo)致數(shù)億美元的損失和數(shù)月的延誤。隨著AI計(jì)算的迅猛發(fā)展，芯片復(fù)雜度呈指數(shù)級增長，如何在流片前高效驗(yàn)證硬件和軟件，成為芯片設(shè)計(jì)者的關(guān)鍵需求。而思爾芯（S2C）以20年工匠精神，專注于FPGA原型驗(yàn)證和硬件仿真解決方案，幫助芯片企業(yè)加速從架構(gòu)設(shè)計(jì)到系統(tǒng)驗(yàn)證的全流程。

在近日召開的ICCAD2025上，思爾芯受邀參展，系統(tǒng)地展示了完整數(shù)字EDA解決方案，涵蓋架構(gòu)設(shè)計(jì)、軟件仿真、硬件仿真、原型驗(yàn)證、數(shù)字調(diào)試、EDA云等工具與服務(wù)。我們也有幸采訪到了思爾芯的副總裁陳英仁。他針對思爾芯的龍頭產(chǎn)品原型驗(yàn)證系統(tǒng)以及新一代雙模式硬件仿真系統(tǒng)等進(jìn)行了精彩的分享。

從“單點(diǎn)突圍”到“全流程閉環(huán)”，思爾芯創(chuàng)新雙模式迎戰(zhàn)AI芯片設(shè)計(jì)難題

過去二十年，思爾芯在原型驗(yàn)證領(lǐng)域已積累了深厚的市場基礎(chǔ)。然而，面對日益復(fù)雜的芯片架構(gòu)，單一的驗(yàn)證手段已難以滿足從架構(gòu)定義到系統(tǒng)驗(yàn)證的全部需求。

陳英仁指出，思爾芯已完成從單一產(chǎn)品線向全流程EDA生態(tài)的進(jìn)化。目前的解決方案不僅包含傳統(tǒng)的原型驗(yàn)證，還融合了架構(gòu)設(shè)計(jì)階段的虛擬原型（Virtual Prototyping）、軟件仿真、形式驗(yàn)證以及兩年前推出的硬件仿真產(chǎn)品（如“芯神鼎”），并輔以自研的調(diào)試工具，構(gòu)成了完整的驗(yàn)證閉環(huán)。

這種全流程的價(jià)值在于工具間的協(xié)同效應(yīng)。陳英仁介紹，在設(shè)計(jì)初期的規(guī)劃階段，虛擬原型工具可與硬件仿真或原型驗(yàn)證搭配，利用已有的RTL代碼或IP，通過硬件加速驗(yàn)證（HAV）實(shí)現(xiàn)快速運(yùn)行，從而在早期完成架構(gòu)定義與評估。

特別值得關(guān)注的是，思爾芯在硬件仿真領(lǐng)域的突破，填補(bǔ)了國內(nèi)市場的關(guān)鍵空白。陳英仁坦言，硬件仿真因其具備深度調(diào)試能力，是芯片設(shè)計(jì)后期不可或缺的工具。此前，該領(lǐng)域長期被Cadence（Palladium系列）和Synopsys等國際巨頭主導(dǎo)。隨著思爾芯相關(guān)產(chǎn)品的成熟與推向市場，不僅打破了壟斷，更為國產(chǎn)芯片的自主可控提供了強(qiáng)有力的支撐。

面對AI芯片設(shè)計(jì)復(fù)雜度激增、算法變動劇烈以及軟件生態(tài)緊耦合的現(xiàn)狀，傳統(tǒng)的驗(yàn)證手段正面臨算力與成本的雙重壓力。陳英仁認(rèn)為，AI的不可逆趨勢要求驗(yàn)證工具必須具備更快的迭代速度和更大的容量支持。

針對這一痛點(diǎn)，思爾芯打出了一套“硬件升級+架構(gòu)創(chuàng)新+軟件優(yōu)化”的組合拳：

1. 硬件層面的極速迭代： 針對AI大模型帶來的容量挑戰(zhàn)，思爾芯推出了基于全球最大容量FPGA的硬件仿真新品——OmniDrive OD。該產(chǎn)品目前正在客戶側(cè)進(jìn)行測試，憑借超大容量與強(qiáng)算法支持，專門應(yīng)對復(fù)雜AI芯片的驗(yàn)證需求。

2. “一魚兩吃”的雙模式架構(gòu)： 為了幫助客戶降本增效，陳英仁重點(diǎn)介紹了思爾芯創(chuàng)新的“雙模式”驗(yàn)證平臺。他解釋道，硬件仿真（重調(diào)試、速度慢）與原型驗(yàn)證（重速度、調(diào)試弱）在底層FPGA硬件上本質(zhì)相通。思爾芯通過“同一套底層硬件+不同軟件配置”的方式，讓客戶僅需一次投資，即可靈活切換兩種模式。這種“一魚兩吃”的方案，極大降低了客戶在設(shè)備采購上的資金壓力。

3. 突破內(nèi)存瓶頸的RCF分割技術(shù)： 在軟件層面，針對超大規(guī)模設(shè)計(jì)往往導(dǎo)致軟件處理內(nèi)存溢出（Out of Memory）的難題，思爾芯推出了大規(guī)模設(shè)計(jì)的分割流程RCF（RTL Compile Flow）。不同于傳統(tǒng)在網(wǎng)表生成后進(jìn)行分割的低效模式，RCF技術(shù)直接在RTL代碼層面進(jìn)行切割，實(shí)現(xiàn)了綜合與布局布線的并行處理。這一技術(shù)突破顯著加速了整體開發(fā)流程，為AI及大數(shù)據(jù)類芯片的高效驗(yàn)證鋪平了道路。

RISC-V 繁榮背后的“碎片化”挑戰(zhàn)：思爾芯攜手IP廠商破局驗(yàn)證難題

隨著RISC-V架構(gòu)在全球范圍內(nèi)的迅速崛起，其開源、靈活的特性吸引了無數(shù)芯片設(shè)計(jì)企業(yè)的目光。然而，這種靈活性是一把雙刃劍：在推動創(chuàng)新的同時(shí)，也帶來了設(shè)計(jì)“碎片化”和選型困難的行業(yè)痛點(diǎn)。在這一背景下，EDA驗(yàn)證工具不僅是設(shè)計(jì)流程的“質(zhì)檢員”，更成為了連接IP廠商與下游客戶信任的橋梁。

針對專訪環(huán)節(jié)中記者關(guān)心的RISC-V和IP生態(tài)等話題，陳英仁也分享了其洞察。

陳英仁指出，同為處理器架構(gòu)，RISC-V與ARM（指基于兩者指令集架構(gòu)的芯片設(shè)計(jì)）本質(zhì)上都高度依賴原型驗(yàn)證來實(shí)現(xiàn)軟硬件協(xié)同開發(fā)與高速運(yùn)行。但在架構(gòu)生態(tài)上的根本差異，決定了驗(yàn)證重點(diǎn)的不同。

ARM架構(gòu)以高度標(biāo)準(zhǔn)化著稱，雖然生態(tài)統(tǒng)一，但留給廠商的調(diào)整空間有限。相比之下，RISC-V的核心優(yōu)勢在于“指令集擴(kuò)展能力（Expansion Ability）”。陳英仁分析道，RISC-V允許廠商根據(jù)特定需求添加特殊指令，這種極高的自由度導(dǎo)致了市場上RISC-V版本“五花八門”。

這種百花齊放的局面引發(fā)了顯著的“碎片化”問題。面對市場上眾多的RISC-V IP供應(yīng)商和各異的版本，下游芯片設(shè)計(jì)公司往往面臨“選擇困難癥”。此時(shí)，驗(yàn)證工具的角色發(fā)生了微妙的變化——它不再僅僅是一個(gè)調(diào)試工具，更成為了IP廠商展示實(shí)力、消除客戶疑慮的關(guān)鍵載體。

“IP廠商需要提供一個(gè)載體，直觀地讓客戶評估其最新的IP?！标愑⑷史窒恚拔覀円部吹搅撕芏噙@方面的客戶需求?！?

在RISC-V生態(tài)中，IP廠商若想在競爭中脫穎而出，必須證明其自定義指令集的性能與穩(wěn)定性。思爾芯的原型驗(yàn)證平臺正是充當(dāng)了這一“舞臺”。通過將IP移植到思爾芯的高性能原型驗(yàn)證平臺上，IP廠商可以進(jìn)行實(shí)時(shí)的演示（Demo）或跑分，讓下游客戶“眼見為實(shí)”。這種“載體”作用，有效地降低了客戶的決策門檻，加速了新技術(shù)的落地應(yīng)用。

在提升芯片設(shè)計(jì)驗(yàn)證效率的道路上，單純依靠EDA工具廠商的力量是遠(yuǎn)遠(yuǎn)不夠的。陳英仁表示，思爾芯正積極構(gòu)建與IP廠商（如芯動科技等）“相輔相成”的生態(tài)系統(tǒng)。

這種合作不僅體現(xiàn)在提供驗(yàn)證硬件上，更深入到了接口適配與解決方案層面。例如，針對高速接口IP，思爾芯通過提供配套的降速橋（Speed Adaptor）等產(chǎn)品，解決了IP驗(yàn)證中的物理連接難題。

更為關(guān)鍵的是，雙方在應(yīng)對超大規(guī)模設(shè)計(jì)時(shí)的深度協(xié)同。陳英仁舉例稱，面對16核甚至32核的RISC-V高性能處理器設(shè)計(jì)，如何進(jìn)行有效的邏輯分割（Partitioning）是一大挑戰(zhàn)。思爾芯采取了“前置合作”的策略，在產(chǎn)品推向最終客戶前，便與IP廠商協(xié)同工作，先行探索出高品質(zhì)、高性能的分割方案。

結(jié)語

從應(yīng)對AI芯片算力爆炸帶來的“容量焦慮”，到解決RISC-V架構(gòu)靈活多變引發(fā)的“碎片化困局”，思爾芯正在通過技術(shù)與生態(tài)的雙輪驅(qū)動，重新定義國產(chǎn)EDA驗(yàn)證工具的價(jià)值邊界。

陳英仁的分享清晰地勾勒出思爾芯的戰(zhàn)略圖景：在縱向上，通過推出填補(bǔ)國內(nèi)空白的硬件仿真產(chǎn)品（OmniDrive）及創(chuàng)新的“雙模式”架構(gòu)，打通從虛擬原型到系統(tǒng)驗(yàn)證的全流程閉環(huán)；在橫向上，通過“農(nóng)村包圍城市”的市場策略與深度綁定的IP生態(tài)合作，編織起一張覆蓋全球客戶與產(chǎn)業(yè)鏈上下游的協(xié)作網(wǎng)。在半導(dǎo)體產(chǎn)業(yè)邁向自主可控與架構(gòu)創(chuàng)新的關(guān)鍵周期，思爾芯不僅是驗(yàn)證工具的提供者，更正在成為連接算力與架構(gòu)、縮短芯片從設(shè)計(jì)到落地距離的關(guān)鍵護(hù)航者。未來，隨著AI技術(shù)進(jìn)一步融入分割與調(diào)試流程，這套日益成熟的驗(yàn)證生態(tài)體系，必將為中國乃至全球的數(shù)字芯片產(chǎn)業(yè)注入更強(qiáng)勁的加速動力。