新竹2025年12月17日 /美通社/ -- 全球客制化存儲(chǔ)芯片解決方案設(shè)計(jì)公司愛普科技今日宣布，S-SiCapTM（Stack Silicon Capacitor）產(chǎn)品線持續(xù)深化技術(shù)布局，聚焦AI服務(wù)器與高性能計(jì)算（HPC）的整合挑戰(zhàn)。S-SiCapTM產(chǎn)品線涵蓋分離式硅電容（Discrete Devices）與硅電容中介層IPC（InterPoser with silicon Capacitor）兩大類型，對(duì)應(yīng)不同系統(tǒng)架構(gòu)與應(yīng)用情境，滿足多元設(shè)計(jì)需求。

愛普科技的分離式硅電容S-SiCapTM Gen4電容值密度已提升至 3.8 μF/mm2，較前一代Gen3再增逾50%。為滿足高性能計(jì)算與AI服務(wù)器對(duì)高性能與功率的需求趨勢(shì)，Gen4亦率先導(dǎo)入嵌入式基板（Embedded Substrate）封裝，目前已送樣進(jìn)行制程驗(yàn)證，量產(chǎn)導(dǎo)入時(shí)程將自2026年起逐步展開。

另一方面，硅電容中介層S-SiCapTM Interposer采用硅晶圓作為中介層基板，內(nèi)建高電容密度的硅電容，顯著強(qiáng)化裸晶對(duì)裸晶（Die-to-Die）、序列器／解序列器（SerDes）及高帶寬內(nèi)存（HBM）等高速I/O應(yīng)用的信號(hào)與電源穩(wěn)定性。愛普并攜手供應(yīng)鏈合作，導(dǎo)入接合曝光技術(shù)(reticle-stitching technology)，擴(kuò)展中介層裸晶面積，進(jìn)而承載更多Chiplet IC，滿足先進(jìn)封裝對(duì)更高整合度的需求。目前S-SiCapTM Interposer已完成客戶端的封裝與可靠度驗(yàn)證，并于第三季末正式進(jìn)入四個(gè)reticle的量產(chǎn)階段，新項(xiàng)目亦陸續(xù)展開。

愛普科技總經(jīng)理洪志勛表示，隨著AI與高性能計(jì)算應(yīng)用快速成長(zhǎng)，市場(chǎng)對(duì)電源完整性與高速信號(hào)傳輸?shù)囊笕找鎳?yán)苛。愛普透過S-SiCapTM產(chǎn)品線，將硅電容以分離式及中介層方式整合于各類先進(jìn)封裝架構(gòu)，兼具高效能、高整合度與設(shè)計(jì)彈性，滿足新世代AI與HPC系統(tǒng)的嚴(yán)苛需求。展望未來，愛普也正積極開發(fā)能應(yīng)用在有機(jī)中介層（Organic Interposer）的硅電容產(chǎn)品，持續(xù)拓展產(chǎn)品版圖。

關(guān)于愛普科技股份有限公司

愛普科技股份有限公司(TWSE:6531)是無晶圓廠客制化存儲(chǔ)芯片設(shè)計(jì)和IP解決方案的半導(dǎo)體公司。產(chǎn)品包括：IoT存儲(chǔ)芯片產(chǎn)品(IoTRAM?)、AI存儲(chǔ)芯片解決方案(VHM?)、硅電容(S-SiCap?)。愛普科技擁有強(qiáng)大的研發(fā)能力，長(zhǎng)期致力為移動(dòng)通信、穿戴設(shè)備、物聯(lián)網(wǎng)、高端手機(jī)應(yīng)用、高性能計(jì)算、邊緣計(jì)算等領(lǐng)域，提供高性能、低功耗的創(chuàng)新客制化芯片及解決方案，協(xié)助全球制造商打造更具競(jìng)爭(zhēng)力的產(chǎn)品。