2 文氏橋振蕩器
    我們知道，對于一個振蕩電路，在給定頻率下電路增益大于l、相移為零，并通過反饋網(wǎng)絡(luò)回饋到輸入端。由此，在設(shè)計振蕩器時首先需要考慮相移，觀察圖1所示標(biāo)準(zhǔn)文氏橋電路，R1和C1會產(chǎn)生正相移，而R2和C2將產(chǎn)生負(fù)相移。在一個特定頻率下，R1、C1產(chǎn)生的正相移量與R2、C2產(chǎn)生的負(fù)的相移量相等，總相移量為零。在此頻率下，電路將可能發(fā)生振蕩。

    對于圖1，考慮到運(yùn)算放大器的高阻輸入和低阻輸出特性，可以推導(dǎo)出文氏橋網(wǎng)絡(luò)(R1、C1和R2、C2)的傳輸函數(shù)：

   
    上式中的虛部符號j代表90°的相移量(可能為正或負(fù))，而實(shí)部(不含j分項(xiàng))相移量為零。隨著實(shí)部與虛部數(shù)值改變，具體的相移量也隨之而變。
    如果式(1)中的

  
    則式1分母部分的實(shí)部為零，只有虛部，因此有：

   
    由上述等式得出：在特定頻率下，文氏橋的傳輸函數(shù)是一個無相移的純實(shí)數(shù)。分析了圖1電路的相位特性后，下一步來考慮其增益情況。為了簡化分析，假定式3中的R1=R2，Cl=C2，則有：

   
    為了滿足振蕩器的基本條件(零相移，單位增益)，運(yùn)算放大器電路增益必須≥3，以彌補(bǔ)文氏橋電路的衰減。為了運(yùn)算放大器同相、反相端輸入電壓一致，從運(yùn)放輸出到輸入之間增加一個電阻分壓網(wǎng)絡(luò)，衰減因子為3，以便與文氏橋網(wǎng)絡(luò)匹配(見圖1)。
    因此從理論上講，利用文氏電路產(chǎn)生正弦波非常簡便，然而從實(shí)際情況考慮實(shí)際意義不大，因?yàn)殡娮璧木群芎每刂疲娙萑葜档木群茈y控制，即使是精度為±20％的電容成本也很高。比較明智的辦法是首先考慮電容器精度對電橋性能的影響，然后找到一種低成本的彌補(bǔ)辦法。
    表1以一個簡單的數(shù)據(jù)表舉例說明文氏橋網(wǎng)絡(luò)元件參數(shù)及其對電路增益的影響。第7行是文氏橋傳輸函數(shù)的結(jié)果(式(3))，第12行是由方程式2推導(dǎo)出的工作頻率，而第9行是第7行結(jié)果的倒數(shù)。假定：Cl=C2=10 nF，同時R1=R2=lO kΩ，則電橋?qū)⒃?.5915494 kHz振蕩，因?yàn)榇藭r運(yùn)放的增益為3。如有興趣，可根據(jù)圖2參數(shù)實(shí)際搭建一個實(shí)驗(yàn)電路加以驗(yàn)證。需要注意的是，上述電路正常工作的條件是：電容器的精度不能低于額定參數(shù)的±10％，否則電路將停振或不能輸出正確的頻率。譬如，當(dāng)C1實(shí)際參數(shù)為8nF(額定值的80％)，C2=18nF(額定值的180％)時，振蕩器增益應(yīng)為4.25，即由于電容偏差過大導(dǎo)致3倍增益不足以使電橋發(fā)生振蕩。相反，當(dāng)C1偏大、C2偏小時，電橋不需要3倍增益補(bǔ)償，此時電橋仍會振蕩，但會產(chǎn)生失真。偏差越大，失真也越大。不僅如此，此時的振蕩頻率也不是設(shè)計所需的頻率。因此一個理想的電路應(yīng)該是使電橋的參數(shù)與運(yùn)放增益一致，因?yàn)?，過小增益的電路會停振，而過大增益會引入失真或偏離振蕩頻率。

    為了解決上述問題，在圖1電路中插入一個J型FET，見圖2，這樣可以在小范圍內(nèi)改變運(yùn)放增益，確保電路的持續(xù)振蕩條件。上電時，由于場效應(yīng)管柵極電壓為零，因此導(dǎo)通，TRl的RDS為低阻，運(yùn)放增益此刻大于3，保證電路啟振。一旦電路開始振蕩，運(yùn)放有輸出信號，整流網(wǎng)絡(luò)將把一個負(fù)電壓輸入到J型FET的柵極，使其RDS變大或呈高阻。最終結(jié)果是運(yùn)放增益降低，從而使振蕩電路進(jìn)入穩(wěn)態(tài)。輸出波形幅度大小取決于兩個串聯(lián)二極管的正向?qū)妷汉吞峁┙oJ型FET的柵極電壓。不幸的是由于工藝問題，J型FET的柵極關(guān)斷電壓與產(chǎn)品批次關(guān)系很大，即使是同樣電路，不同批次的JFET對應(yīng)的輸出電壓變化很大。圖2中之所以選擇TRl(J201)是因?yàn)樗臇艠O關(guān)斷電壓變化較小，從而保證輸出波形變化不大。即便如此，上述電路只能保證電路振蕩，并不能保證輸出低失真波形，因增加的J型FET只是強(qiáng)迫電路振蕩，并不能掩蓋電路設(shè)計的缺陷。

    由此可見，除非采用更復(fù)雜的電路設(shè)計，否則只好在圖2電路反饋環(huán)路中插入一個可變電阻調(diào)整電路增益，以便補(bǔ)償電橋網(wǎng)絡(luò)增益，使運(yùn)放輸出低失真的正弦波。設(shè)計工程師可能認(rèn)為增加一個可變電阻十分簡單，但它不利于批量生產(chǎn)，生產(chǎn)成本太高。
    理想的解決方案是采用電子可調(diào)電阻或數(shù)字電位器取代或插入到電阻支路。比如用一個低成本、小體積、簡單的數(shù)字電位器取代圖2中的可變電阻VRI，這樣可以使電路在批量生產(chǎn)時既便于調(diào)整，又使輸出波形失真最小。一旦電路啟振，利用數(shù)字電位器、J型FET可提供一個恰到好處的增益，既保證電路持續(xù)振蕩，又不會因?yàn)樵鲆孢^大而引起失真。
    采用MAX5467 10 kΩ數(shù)字電位器取代圖2中的VRl。如果把另外兩個MAX5467插入到R1、Cl和R2、C2支路，用戶就可以很方便地調(diào)整電路輸出頻率。MAX5467的數(shù)字控制接口十分簡單，甚至無需微處理器干預(yù)。
    圖3中，Rl、Cl和R2、C2支路插入兩個10 kΩ數(shù)字電位器后，電橋的工頻率可以在833 Hz到1.6kHz范圍調(diào)整。同樣，VRl被MAX5467取代后，當(dāng)IC4改變時，增益也改變，結(jié)果輸出波形可以是一個直流電壓、一個純正弦波和一個失真的正弦波。

    電源電路、頻率和增益調(diào)整電路分別見圖4、圖5和圖6。利用三極管BC547，可同時得到+2.5V，-2.5V兩組輸出電壓(見圖5)，為運(yùn)放和數(shù)字電位器供電，三個數(shù)字電位器分別為：IC2、IC3、IC4。IC2和IC3占用同樣的數(shù)字接口，同時改變電阻值(增加或減少)。而增益調(diào)整數(shù)字電位器IC4的控制是獨(dú)立的，因此可單獨(dú)對電路增益進(jìn)行調(diào)整。

    本文已對文氏橋振蕩器內(nèi)部關(guān)鍵元件的作用及其對電路的影響進(jìn)行了詳細(xì)分析和描述，只有保證電路基本要素正確，才能保證不會由于附加電路導(dǎo)致電路工作失效。通過深入分析電路，文氏橋的性能可以從兩方面得以改善。首先必須考慮電容元件的誤差，其次通過增加適當(dāng)?shù)耐獠侩娐罚热绲统杀镜臄?shù)字電位器，改善頻率的準(zhǔn)確度、降低生產(chǎn)成本。
    最后需要注意的是，反饋環(huán)路因?yàn)槠骷阅芊€(wěn)定性等因素會在電橋輸出引入失真。譬如，二極管的正向?qū)妷弘S溫度變化會產(chǎn)生漂移(2.1 mV/℃)，J型FET的偏置電壓也會隨溫度變化而改變，這些均會對輸出電壓產(chǎn)生影響。解決上述問題的辦法是在輸出電路增加一個RMS到DC轉(zhuǎn)換電路或峰值電平檢測器。利用它們輸出一個與正弦波輸出成比例的精確的直流電平信號，再把該信號直接回饋到JFET的輸入端，這樣就可以使輸出正弦波信號更穩(wěn)定。為了使JFET的線性度更好，可在JFET柵極電路的周邊增加兩個100 kΩ的電阻，由于這兩個電阻在此起負(fù)反饋?zhàn)饔?，因此可減小JFET的非線性。

3 結(jié)束語
    從理論上看，文氏橋電路十分簡單。然而實(shí)際設(shè)計時，如果不考慮電容等實(shí)際元件的性能，往往會把設(shè)計人員引入歧途。通過在電橋三個關(guān)鍵位置插入低成本的數(shù)字電位器可以保證電路工作更穩(wěn)定并便于生產(chǎn)調(diào)試。