1 引言
    直接數(shù)字頻率合成技術(DDS)具有頻率分辨率高，切換速度快，可輸出相位連續(xù)、任意的波形信號，能夠實現(xiàn)全數(shù)字自動化控制等優(yōu)點，使其成為雷達，通信等信號源的首選。因此，提出一種基于DDS AD9851的正弦信號發(fā)生器，該系統(tǒng)利用FPGA和單片機技術設計，并可根據(jù)實際應用需求，現(xiàn)場設置相關信號源參數(shù)，操作簡單，界面友好，具有廣泛的應用前景。

2 系統(tǒng)整體設計
    該系統(tǒng)利用AD9851產生正弦信號和幅度調制AM、頻率調制FM的載波信號，F(xiàn)P(認自制 DDS產生二進制振幅鍵控ASK、二進制移相鍵控PSK、二進制移頻鍵控FSK基波信號，模擬乘法器AD835產生AM信號，而利用軟件調制產生FM、 ASK、FSK和PSK信號。單片機控制D／A轉換器所產生的電壓作為DDS輸出信號的基準電壓，調節(jié)調制信號。后級采用OPA656和BUF634構成的功率放大電路驅動50 Ω負載。圖1為系統(tǒng)整體設計框圖。

3 硬件電路設計
3．1 AD9851模塊
    AD9851是采用先進CMOS技術具有高集成度的直接數(shù)字合成器，內置32位頻率累加器、10 bit高速D／A轉換器、高速比較器和可選通的時鐘電路。通過控制內部5個輸入數(shù)據(jù)寄存器的控制字實現(xiàn)其可編程功能，數(shù)據(jù)總線D0～D7完成并行工作，由 W_CLK引腳接入的控制字寫時鐘觸發(fā)寫入。

    具體輸入方式如圖2所示，有效復位信號RESET使輸入數(shù)據(jù)地址指針指向第1個輸入寄存器，W_CLK上升沿寫入第1組8位數(shù)據(jù)，指針指向下一個輸入寄存器，連續(xù)5個W_CLK上升沿完成全部40位控制數(shù)據(jù)的輸入，此后W_CLK信號上升沿無效。FQ_UD上升沿到來時這40位控制數(shù)據(jù)由輸入寄存器寫入頻率／相位控制寄存器，更新輸出頻率和相位，同時把地址指針復位到第1個輸入寄存器，等待下一組新數(shù)據(jù)的寫入。

    對于AD9851，設其相位累加器的位數(shù)為N，相位控制字數(shù)值為FN，頻率控制字的位數(shù)為M，頻率控制字的值為FM，內部工作時鐘為Fcc頻率f和相位θ分別為這樣可以確定輸出信號的頻率和初始相位，根據(jù)AD9851的控制字方式，其復位后，由單片機給出合適的W_CLK和FQ_UD信號，并將具有不同功能的控制字寫入其內部以實現(xiàn)頻率／相位調節(jié)。
3．2 調幅(AM)信號發(fā)生器
    按照定義，調幅信號是載波信號振幅按輸入調制信號規(guī)律變化的一種振幅調制信號：

       設計時選用四象限模擬乘法器AD835來實現(xiàn)AM調制信號，將調制信號和載波分別從X、Y端輸入相乘，Z端接載波，即可產生AM信號。為了使AD835很好地工作，±5 V電源需加磁珠，以防止高頻信號干擾。在產生振幅調制(AM)信號時，為實現(xiàn)調制可調要求，采用程序控制一級D／A轉換器輸出基準電壓作為DAC904的基準端輸入，從而控制DDS信號的電壓輸出。這里選用DAC7611用于基準的D／A轉換器。
3．3 調頻(FM)信號發(fā)生器
    采用DDS間接調頻法可實現(xiàn)較高頻偏，低頻率步進、高穩(wěn)定度的調頻信號源，而且外圍電路相當簡單，直接由DDS產生，方法簡單易行。通過單片機控制載波信號的頻率控制字，自制DDS的頻率控制字控制頻偏，兩者相結合生成AD9851的頻率控制字，實現(xiàn)FM調制信號。合理控制調制信號的頻率和幅值，AD9851就可輸出滿足要求的FM信號，具體實現(xiàn)框圖如圖3所示。

3．4 ASK、PSK、FSK信號發(fā)生器
    ASK、PSK、PSK信號發(fā)生器采用數(shù)字方法實現(xiàn)，即采用FPGA產生開關電路以及相關門電路，讀取基帶數(shù)字序列，再選通相應的載波信號輸出。因此，與模擬方法相比，數(shù)字方法實現(xiàn)簡便，易調試，節(jié)省電路規(guī)模，減少噪聲信號的干擾。另外，還避免硬件電路的固有延時，調制PSK信號可實現(xiàn)嚴格的180°反相載波輸出。
3．5 幅度控制模塊
    程控放大模塊用于控制輸出信號的幅度，使其峰一峰值在0～6 V之間連續(xù)可調，采用可控增益放大器VCA822實現(xiàn)。VCA822的增益由引腳VG控制，設計時以程序控制D／A轉換器，DAC7611的輸出電壓作為其輸入信號。圖4為程控放大模塊電路。

4 系統(tǒng)軟件設計
    系統(tǒng)軟件設計采用模塊化思想，可移植性、可讀性強。程序設計是基于單片機和FPGA平臺，單片機完成系統(tǒng)控制、數(shù)據(jù)處理及顯示，F(xiàn)PGA完成DDS及相關控制模塊。系統(tǒng)軟件程序由主程序和多個子程序構成，單片機控制人機交口界面，以按鍵中斷進入各子程序。圖5為系統(tǒng)主程序流程。

5 結束語
    該系統(tǒng)設計實驗，在抗干擾方面采取的措施：采用磁珠、電感、電容等抑制電源噪聲；將數(shù)字地和模擬地單點共地，使用屏蔽線以及將重要模塊制成PCB板，以減小高頻串擾并縮短布線長度。此外，為避免波形失真，盡量選取高速運放，并根據(jù)器件特性做好級問阻抗匹配，實現(xiàn)在1～10 MHz頻率范圍內AM調制，使其以10％的程控步進，F(xiàn)M調制在100 kHz～10 MHz頻率范圍內最大頻偏分為5 kHz、10 kHz的二級程控調節(jié)以及50Ω負載電阻上正弦信號輸出電壓的峰-峰值(Vopp)為6 V±1 V。該系統(tǒng)在現(xiàn)代通信領域有著廣泛的應用前景。