隨著晶圓工藝的不斷發(fā)展，CCD相機(jī)和攝像機(jī)的發(fā)展也趨于小型化、智能化、功能多樣化。隨著45 nm甚至40 nm技術(shù)的發(fā)展，無論是消費(fèi)級(jí)還是科學(xué)級(jí)攝像機(jī)，設(shè)計(jì)師們?cè)谠O(shè)計(jì)時(shí)更愿意選擇小型且功能強(qiáng)大的芯片。ADI公司推出的業(yè)界通用AFE已經(jīng)配置于多種知名的高性能數(shù)碼相機(jī)和數(shù)碼攝像機(jī)，憑借這種技術(shù)專長，ADI現(xiàn)已能夠?yàn)橛糜诟叨藬?shù)碼相機(jī)、數(shù)碼攝像機(jī)以及高性能科學(xué)和工業(yè)圖像處理應(yīng)用（例如，機(jī)器視覺、生物醫(yī)學(xué)圖像處理和碰撞測(cè)試分析)的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)和電荷耦合器件(CCD)圖像傳感器提供專業(yè)的AFE數(shù)據(jù)轉(zhuǎn)換器。

1 CCD成像系統(tǒng)組成

    CCD成像系統(tǒng)設(shè)計(jì)領(lǐng)域較多，包括光學(xué)系統(tǒng)、機(jī)械系統(tǒng)、電源供電系統(tǒng)、CCD驅(qū)動(dòng)電路系統(tǒng)、狀態(tài)控制系統(tǒng)及圖像數(shù)據(jù)處理系統(tǒng)等[1]。本系統(tǒng)框圖如圖1，其中光學(xué)鏡頭部分沒有標(biāo)出。系統(tǒng)處理流程為：CCD在驅(qū)動(dòng)信號(hào)控制下，將經(jīng)由光學(xué)鏡頭透過的光信號(hào)變換為電信號(hào)，即模擬視頻信號(hào)。視頻信號(hào)分為左右兩邊經(jīng)兩路AD9847進(jìn)行模數(shù)轉(zhuǎn)換，轉(zhuǎn)換后數(shù)字信號(hào)送入FPGA進(jìn)行一系列處理最終送至終端。系統(tǒng)中FPGA采用XILINX公司的XC4VLX25。一般FPGA處理后的信號(hào)根據(jù)終端的不同而相應(yīng)地給出標(biāo)準(zhǔn)信號(hào)以便進(jìn)行圖像顯示。該系統(tǒng)中終端為高清監(jiān)視器，故最終接口為HDSDI接口。

    AD9847在系統(tǒng)中需與FPGA聯(lián)合工作。因AD9847集成TD(Timing Driver)，所以可以為CCD提供垂直驅(qū)動(dòng)信號(hào)、復(fù)位信號(hào)、箝位信號(hào)及消隱信號(hào)。系統(tǒng)中CCD采用柯達(dá)KAI-2093^[2]，最高工作頻率為40 MHz，系統(tǒng)工作頻率為37.125 MHz，RG信號(hào)的窄脈沖達(dá)到200 MHz高頻；FPGA是系統(tǒng)中的核心器件，如果以上信號(hào)都由FPGA提供，則對(duì)FPGA有很高的性能要求，故采用驅(qū)動(dòng)信號(hào)由AD9847與FPGA聯(lián)合提供的方式工作。AD9847的加入使得成像系統(tǒng)體積減小、操作簡便。AD9847不同于其他AFE的地方就是它除了可以對(duì)視頻信號(hào)進(jìn)行相應(yīng)處理外還，可以為CCD提供足夠驅(qū)動(dòng)能力的驅(qū)動(dòng)信號(hào)，最高可達(dá)24.5 mA。 

2 AD9847的介紹 

2.1 主要特點(diǎn) 

    AD9847是美國ADI公司的一款面向CCD的、完善的低功耗單通道模擬信號(hào)處理器。AD9847可以工作在三種模式下，對(duì)面陣CCD信號(hào)、模擬視頻信號(hào)和普通的交流信號(hào)進(jìn)行A/D轉(zhuǎn)換。AD9847以其高精度、高速度的模數(shù)轉(zhuǎn)換能力，及其所具有的完善的性能結(jié)構(gòu)，廣泛應(yīng)用在工業(yè)控制、醫(yī)療儀器、科學(xué)研究等領(lǐng)域的高精度圖像采集系統(tǒng)中^[3]。 

    AD9847的主要特征： 

    (1)10 bit、40 MHz的A/D轉(zhuǎn)換器； 

    (2)40 MHz相關(guān)雙采樣（CDS）； 

    (3)-2 dB～+10 dB像素增益放大器（PxGA）； 

    (4)2 dB～+36 dB，10 bit可變?cè)鲆娣糯笃鳎╒GA）； 

    (5)低噪聲可變?cè)鲆婵刂频捏槲浑娐罚?nbsp;

    (6)模擬視頻信號(hào)預(yù)息影功能； 

    (7)精準(zhǔn)的時(shí)鐘核，40 MS/s時(shí)的分辨率為500 ps； 

    (8)3線串行接口配置； 

    (9)片上時(shí)序發(fā)生器，可在外部同步信號(hào)的作用下給CCD芯片提供所需的時(shí)序信號(hào)（H1，H2，RG），配合另外提供的V、VSUB信號(hào)，可以驅(qū)動(dòng)CCD工作； 

    (10)48腳LQFP封裝，大大節(jié)省電路板空間。 

2.2 AD9847的工作原理 

    AD9847在基準(zhǔn)信號(hào)VD、HD、CLI 作用下，通過FPGA對(duì)三線串口進(jìn)行編程，為系統(tǒng)設(shè)置適當(dāng)?shù)募拇嫫髋渲?。AD9847各個(gè)功能的實(shí)現(xiàn)建立在內(nèi)部寄存器正確配置的基礎(chǔ)上。三線串口為SLOAD、SCLOCK、SDATA，共有兩種配置方式：一種是串行寫操作，連續(xù)寫入8位地址信號(hào)和6位數(shù)據(jù)信號(hào)，SLOAD信號(hào)在寫入數(shù)據(jù)期間一直處于低電平狀態(tài)，在此期間SCLOCK信號(hào)表現(xiàn)為時(shí)鐘信號(hào)，其他時(shí)間維持高電平，SDATA的數(shù)據(jù)在SCLOCK的時(shí)鐘上升沿被鎖存；另一種是連續(xù)的串行寫操作，只有一個(gè)8 bit地址位作為首地址，后面依次為以6 bit為一組的數(shù)據(jù)位，每6 bit對(duì)應(yīng)一個(gè)地址，地址以首地址為基準(zhǔn)依次遞增，最終將數(shù)據(jù)寫進(jìn)對(duì)應(yīng)的寄存器，SLOAD在此期間一直為低，直到最后一個(gè)寄存器被裝載。AD9847的配置主要是完成對(duì)CDS采樣信號(hào)的置位、驅(qū)動(dòng)信號(hào)波形、可變?cè)鲆娣糯笃鞯脑鲆妗Q位電平以及其他功能等的設(shè)置。AD9847基本工作流程為CCD模擬視頻信號(hào)經(jīng)過射隨器之后送給AD9847，在AD9847內(nèi)部首先經(jīng)CDS進(jìn)行相關(guān)雙采樣，消除噪聲干擾，然后通過增益放大再送至ADC進(jìn)行A/D轉(zhuǎn)換，最終將轉(zhuǎn)換后的數(shù)字信號(hào)送至下一步電路進(jìn)行處理。DOUTPHASE寄存器可以設(shè)置輸出數(shù)字信號(hào)的最佳位置。 

3 AD9847在成像系統(tǒng)中的應(yīng)用 

3.1 寄存器配置 

    該系統(tǒng)中AD9847與FPGA作為核心，F(xiàn)PGA作為AD9847的上位機(jī)控制AD9847 的工作。AD9847作為AFE又有著無法替代的優(yōu)勢(shì)，它將很多視頻信號(hào)處理電路集成起來替代了很多復(fù)雜的分電路。系統(tǒng)中AD9847和FPGA由同步時(shí)鐘控制，上電初始化后FPGA經(jīng)三線串口配置AD9847。AD9847共有164個(gè)寄存器，有些寄存器為雙寬度寄存器，占有兩個(gè)地址，對(duì)于這樣的寄存器必須兩個(gè)地址都寫入數(shù)據(jù)才能使其作用。對(duì)于寄存器中有些數(shù)據(jù)位寬不足6 bit的，在配置時(shí)需補(bǔ)足6 bit。大部分寄存器地址是連續(xù)的，僅有一些不連續(xù)。根據(jù)參考文獻(xiàn)[3]中要求的AD9847寄存器配置的順序，有些地址偏后的寄存器可能需要先配置，這樣就導(dǎo)致有些寄存器只能采用串行寫操作模式，對(duì)于地址連續(xù)的寄存器可采用連續(xù)的串行寫操作模式。故在對(duì)AD9847寄存器配置過程中，將串行寫操作模式和連續(xù)串行寫操作模式結(jié)合起來，只需注意每個(gè)bit數(shù)據(jù)與SCLOCK對(duì)應(yīng)位置即可。 

3.2 驅(qū)動(dòng)電路 

    系統(tǒng)工作首先需要驅(qū)動(dòng)CCD，為減輕FPGA的負(fù)擔(dān)，AD9847承擔(dān)產(chǎn)生一部分驅(qū)動(dòng)信號(hào)的任務(wù)。HBLK、H1-H4、RG等相關(guān)寄存器可產(chǎn)生所需要的驅(qū)動(dòng)信號(hào)。對(duì)垂直時(shí)鐘H1行空白期間電平極性應(yīng)當(dāng)設(shè)置為低，因?yàn)楹罄m(xù)的電壓轉(zhuǎn)換電路中對(duì)其進(jìn)行了反相，參考文獻(xiàn)[2]中H1信號(hào)波形圖。由FPGA產(chǎn)生的水平轉(zhuǎn)移驅(qū)動(dòng)信號(hào)配合AD9847產(chǎn)生的驅(qū)動(dòng)信號(hào)經(jīng)由電壓轉(zhuǎn)換電路驅(qū)動(dòng)CCD工作。CCD在驅(qū)動(dòng)信號(hào)作用下，輸出模擬視頻信號(hào)如圖2。圖中，1通道為CCD視頻信號(hào)，4通道為H1信號(hào)。 

3.3 相關(guān)雙采樣

    視頻信號(hào)在AD9847內(nèi)部首先經(jīng)內(nèi)部相關(guān)雙采樣電路對(duì)每個(gè)CCD像素信號(hào)進(jìn)行兩次采樣，以提取視頻信息和抑制低頻噪聲。由于CCD每個(gè)像素的輸出信號(hào)中既包含有光敏信號(hào)，也包含有復(fù)位脈沖電壓信號(hào)，若在光電信號(hào)的積分開始時(shí)和積分結(jié)束時(shí)，分別對(duì)輸出信號(hào)采樣，并且使得兩次采樣的間隔時(shí)間遠(yuǎn)小于時(shí)間常數(shù)RonC(Ron為復(fù)位管的導(dǎo)通電阻)，則這樣兩次采樣的噪聲電壓相差無幾，而這兩次采樣的時(shí)間又是相關(guān)的[4]。若將兩次采樣值相減，就基本消除了復(fù)位噪聲的干擾，得到信號(hào)電平的實(shí)際有效幅值。通過設(shè)置SHPPOSLOC和SHDPOSLOC寄存器來決定SHP和SHD的采樣位置，SHP采樣參考電平，SHD采樣有效電平，采樣位置的設(shè)定是得到好的CCD信號(hào)的關(guān)鍵。因AD9847的SHP、SHD均在內(nèi)部產(chǎn)生，外部并沒有輸出管腳，故無法用示波器顯示采樣信號(hào)。相關(guān)雙采樣時(shí)序如圖3所示。

3.4 箝位及增益放大電路

    經(jīng)CDS處理的CCD信號(hào)送至下一個(gè)電路。箝位電路用來消除信號(hào)鏈中的殘留偏壓，并且跟蹤C(jī)CD暗像素的頻率成份，錯(cuò)誤的信號(hào)將被過濾掉，所以噪聲降低，去掉偏壓還可減小對(duì)增益改變的影響。AD9847內(nèi)部箝位信號(hào)為CLPDM、CLPOB，箝位位置通過配置寄存器來改變。具體的寄存器配置內(nèi)容需根據(jù)AD9847 datasheet和CCD的datasheet的要求進(jìn)行配置，只需根據(jù)CCD行轉(zhuǎn)移信號(hào)找出black pixel、effective pixel的位置即可。

    AD9847的增益放大器有PxGA（像素增益放大器）和VGA（可變?cè)鲆娣糯笃鳎?，兩個(gè)增益放大器共同工作，對(duì)弱信號(hào)放大、強(qiáng)信號(hào)縮小，使圖像灰度處于比較理想的狀態(tài)。其中，PxGA為單個(gè)的彩色像素提供單獨(dú)的增益調(diào)整。一個(gè)可編程增益放大器有4個(gè)單獨(dú)值，PxGA可將增益值分配給單個(gè)像素。PxGA可以用于白平衡調(diào)整彩色信號(hào)，可減少后續(xù)的數(shù)字處理工作量，并很方便地為CCD攝像機(jī)系統(tǒng)提供了白平衡功能。配置ctlmode寄存器可以選擇PxGA的工作模式，ctlmode可針對(duì)不同類型的CCD彩色濾波陣列設(shè)置7種不同的彩色引導(dǎo)模式，彩色引導(dǎo)起著正確分開R、G、B分量的增益值的作用，并由垂直（VD）和水平（HD）同步信號(hào)控制同步。四個(gè)通道的PxGA增益范圍為-2 dB～+10 dB，對(duì)應(yīng)64 steps，通過串行口配置pxga gain寄存器來控制，其缺省值對(duì)應(yīng)為4 dB。VGA的增益范圍2 dB～36 dB，通過寄存器VGA gain，以10-bit分辨率即1 024 steps進(jìn)行配置。結(jié)合PxGA的4 dB增益，AD9847總的增益范圍為6 dB～40 dB。當(dāng)ADC的輸入信號(hào)最大范圍值為2 V時(shí)，最小增益6 dB須對(duì)應(yīng)1 V輸入信號(hào)。當(dāng)對(duì)應(yīng)1 V最大范圍系統(tǒng)時(shí)，增益相當(dāng)?shù)姆秶鸀? dB～34 dB。VGA增益曲線分為兩個(gè)區(qū)域，當(dāng)VGA增益寄存器碼對(duì)應(yīng)范圍0～511時(shí)，曲線對(duì)應(yīng)(1+x)/(1-x)的形狀；512～1 023時(shí)，曲線對(duì)應(yīng)linear-in-dB的形狀，如圖4。VGA實(shí)際的增益值相應(yīng)寄存器中的增益值的計(jì)算公式如下：

    碼值為0～511時(shí)：

    Gain=20log10([658+code]/[658-code])-0.4

    碼值為512～1 023時(shí)：

    Gain=(0.0354)(code)-0.04

經(jīng)過以上信號(hào)預(yù)處理后，信號(hào)進(jìn)入A/D轉(zhuǎn)換器，AD9847使用一個(gè)高性能的10-bit ADC結(jié)構(gòu)，高速低耗。差分非線性性能優(yōu)于0.4LSB。ADC輸入范圍為2 V，大的全量程ADC范圍帶來很好的性能。系統(tǒng)中AD轉(zhuǎn)換后的數(shù)字信號(hào)送入FPGA進(jìn)一步處理。

4 AD9847的外部電路設(shè)計(jì)

    在PCB板的設(shè)計(jì)過程中，數(shù)?；旌想娐返脑O(shè)計(jì)一直是一個(gè)瓶頸。模擬信號(hào)向數(shù)字信號(hào)的轉(zhuǎn)變是否實(shí)時(shí)、精確，是電路設(shè)計(jì)的重要指標(biāo)。通常的電路中，模擬信號(hào)上由于存在隨時(shí)間變化的連續(xù)變化的電壓和電流有效成分，在設(shè)計(jì)和調(diào)試過程中，需要同時(shí)控制這兩個(gè)變量，而且它們對(duì)于外部的干擾更敏感，因而通常作為被干擾對(duì)象來分析；數(shù)字信號(hào)上只有隨時(shí)間變化的門限量化后的電壓成分，相比模擬信號(hào)對(duì)干擾有較高的承受能力，但是這類信號(hào)變化快，特別是變化沿速度快，還有較高的高頻諧波成分，對(duì)外釋放能量，通常作為干擾源[5]。

    AD9847即有模擬電路又含數(shù)字電路部分，它的電路設(shè)計(jì)一定要謹(jǐn)慎。本系統(tǒng)采用單點(diǎn)接地方式，將AD9847的數(shù)字地與模擬地分開布線，單點(diǎn)用銅皮或 FB 磁珠連接。系統(tǒng)使用單獨(dú)的地層，地層盡量連續(xù)，退耦電容要盡量靠近芯片放置，尤其是管腳25～35，以減少退耦電容在電源和旁路引腳以及其接地引腳之間產(chǎn)生的電阻回路。串聯(lián)電阻離數(shù)字輸出管腳越近，數(shù)字碼字轉(zhuǎn)換噪聲越小。如果數(shù)字輸出要驅(qū)動(dòng)一個(gè)大于20 pF的負(fù)載，建議用緩存來降低數(shù)字編碼傳輸噪聲，還可以放置一系列的電阻降低該噪聲。為得到低噪聲性能，電源退耦非常重要。經(jīng)設(shè)計(jì)，AD9847最終外圍電路連接圖如圖5所示。

本文結(jié)合CCD成像系統(tǒng)介紹了AD9847的性能特點(diǎn)，并給出新型、小巧、功能齊全的CCD攝像機(jī)系統(tǒng)的設(shè)計(jì)方案。作為高性能的CCD信號(hào)處理器，AD9847最大的特點(diǎn)就是內(nèi)部結(jié)構(gòu)完善，可編程參數(shù)配置靈活方便。更重要的是它集成了CDS、VGA、ADC等電路，其中增益放大器部分可以用于白平衡處理，這為系統(tǒng)設(shè)計(jì)帶來方便。