日本黄色一级经典视频|伊人久久精品视频|亚洲黄色色周成人视频九九九|av免费网址黄色小短片|黄色Av无码亚洲成年人|亚洲1区2区3区无码|真人黄片免费观看|无码一级小说欧美日免费三级|日韩中文字幕91在线看|精品久久久无码中文字幕边打电话

當前位置:首頁 > > 電源系統(tǒng)設(shè)計
[導(dǎo)讀]PCB層疊結(jié)構(gòu)設(shè)計對產(chǎn)品成本、產(chǎn)品EMC的好壞都有直接的影響。板層的增加,方便了布線,但也增加了成本。設(shè)計的時候需要考慮各方面的需求,以達到最佳的平衡。


PCB層疊結(jié)構(gòu)設(shè)計對產(chǎn)品成本、產(chǎn)品EMC的好壞都有直接的影響。板層的增加,方便了布線,但也增加了成本。設(shè)計的時候需要考慮各方面的需求,以達到最佳的平衡。

圖1

在完成元器件的預(yù)布局后,一般需要對PCB的布線瓶頸處進行重點分析。
結(jié)合其他EDA工具分析電路板的布線密度;再綜合有特殊布線要求的信號線如差分線、敏感信號線等的數(shù)量和種類來確定信號層的層數(shù);然后根據(jù)電源的種類、隔離和抗干擾的要求來確定內(nèi)電層的數(shù)目。



層疊選擇因素考慮


電路板的層數(shù)越多,特殊信號層、地層和電源層的排列組合的種類也就越多。

  • 信號層應(yīng)該與一個內(nèi)電層相鄰(內(nèi)部電源/地層),利用內(nèi)電層的大銅膜來為信號層提供屏蔽。
  • 內(nèi)部電源層和地層之間應(yīng)該緊密耦合,也就是說,內(nèi)部電源層和地層之間的介質(zhì)厚度應(yīng)該取較小的值。
  • 電路中的高速信號傳輸層應(yīng)該是信號中間層,并且夾在兩個內(nèi)電層之間。這樣兩個內(nèi)電層的銅膜可以為高速信號傳輸提供電磁屏蔽,同時也能有效地將高速信號的輻射限制在兩個內(nèi)電層之間,不對外造成干擾。
  • 避免兩個信號層直接相鄰。相鄰的信號層之間容易引入串擾,從而導(dǎo)致電路功能失效。在兩信號層之間加入地平面可以有效地避免串擾。
  • 多個接地的內(nèi)電層可以有效地降低接地阻抗。例如,A信號層和B信號層采用各自單獨的地平面,可以有效地降低共模干擾。
  • 兼顧層結(jié)構(gòu)的對稱性。

表1


常見的疊層設(shè)計
1)四層板疊層結(jié)構(gòu)

圖2

2)六層板疊層結(jié)構(gòu)

表2

3)八層板疊層結(jié)構(gòu)
表3
表4



一到八層電路板的疊層設(shè)計方式


單面板和雙面板的疊層
對于雙層板來說,由于板層數(shù)量少,已經(jīng)不存在疊層的問題。 控制EMI輻射主要從布線和布局來考慮;
單層板和雙層板的電磁兼容問題越來越突出。造成這種現(xiàn)象的主要原因就是信號回路面積過大,不僅產(chǎn)生了較強的電磁輻射,而且使電路對外界干擾敏感。要改善線路的電磁兼容性,最簡單的方法是減小關(guān)鍵信號的回路面積。

關(guān)鍵信號:從電磁兼容的角度考慮,關(guān)鍵信號主要指產(chǎn)生較強輻射的信號和對外界敏感的信號。能夠產(chǎn)生較強輻射的信號一般是周期性信號,如時鐘或地址的低位信號。對干擾敏感的信號是指那些電平較低的模擬信號。


單、雙層板通常使用在低于10KHz的低頻模擬設(shè)計中:
  • 在同一層的電源線以輻射狀走線,并最小化線的長度總和;

  • 走電源、地線時,相互靠近;在關(guān)鍵信號線邊上布一條地線,這條地線應(yīng)盡量靠近信號線。這樣就形成了較小的回路面積,減小差模輻射對外界干擾的敏感度。當信號線的旁邊加一條地線后,就形成了一個面積最小的回路,信號電流肯定會取道這個回路,而不是其它地線路徑。

  • 如果是雙層線路板,可以在線路板的另一面,緊靠近信號線的下面,沿著信號線布地條地線,一線盡量寬些。這樣形成的回路面積等于PCB線路板的厚度乘以信號線的長度。
四層板的疊層
推薦疊層方式:
  • SIG-GND(PWR)-PWR(GND)-SIG

  • GND-SIG(PWR)-SIG(PWR)-GND

對于以上兩種疊層設(shè)計,潛在的問題是對于傳統(tǒng)的1.6mm(62mil)板厚, 層間距將會變得很大,不僅不利于控制阻抗,也不利于層間耦合及屏蔽; 特別是電源地層之間間距很大,降低了板電容,不利于濾除噪聲。

對于第一種方案,通常應(yīng)用于板上芯片較多的情況。這種方案可得到較好的SI性能,對于EMI性能來說并不是很好,主要通過走線及其他細節(jié)來控制。注意:地層放在信號最密集的信號層的相連層,有利于吸收和抑制輻射;增大板面積,體現(xiàn)20H規(guī)則。

六層板的疊層
對于芯片密度較大、時鐘頻率較高的設(shè)計應(yīng)考慮六層板的設(shè)計。
推薦疊層方式:
SIG-GND-SIG-PWR-GND-SIG;
這種疊層方案可得到較好的信號完整性,信號層與接地層相鄰,電源層和接地層配對,每個走線層的阻抗都可較好控制,且兩個地層都是能良好的吸收磁力線,在電源、地層完整的情況下能為每個信號層都提供較好的回流路徑。
GND-SIG-GND-PWR-SIG-GND;
該種方案只適用于器件密度不是很高的情況,這種疊層具有上面疊層的所有優(yōu)點,并且這樣頂層和底層的地平面比較完整,能作為一個較好的屏蔽層來使用。
需要注意的是電源層要靠近非主元件面的那一層,因為底層的平面會更完整。因此,EMI性能要比第一種方案好。

小結(jié):對于六層板的方案,電源層與地層之間的間距應(yīng)盡量減小,以獲得好的電源、地耦合。但62mil的板厚,層間距雖然得到減小,還是不容易把主電源與地層之間的間距控制得很小。對比第一種方案與第二種方案,第二種方案成本要大大增加。因此,我們疊層時通常選擇第一種方案。設(shè)計時,遵循20H規(guī)則和鏡像層規(guī)則設(shè)計

八層板的疊層
八層板通常使用下面三種疊層方式:
1)由于電磁吸收能力差且電源阻抗較大,導(dǎo)致這不是一種好的疊層方式,它的結(jié)構(gòu)如下:
  • Signal 1 元件面、微帶走線層

  • Signal 2 內(nèi)部微帶走線層,較好的走線層(X方向)

  • Ground

  • Signal 3 帶狀線走線層,較好的走線層(Y方向)

  • Signal 4 帶狀線走線層

  • Power

  • Signal 5 內(nèi)部微帶走線層

  • Signal 6 微帶走線層


2)是第三種疊層方式的變種,由于增加了參考層,具有較好的EMI性能,各信號層的特性阻抗可以很好的控制。
  • Signal 1 元件面、微帶走線層,好的走線層

  • Ground 地層,較好的電磁波吸收能力

  • Signal 2 帶狀線走線層,好的走線層

  • Power 電源層,與下面的地層構(gòu)成優(yōu)秀的電磁吸收

  • Ground 地層

  • Signal 3 帶狀線走線層,好的走線層

  • Power 地層,具有較大的電源阻抗

  • Signal 4 微帶走線層,好的走線層


3)最佳疊層方式,由于多層地參考平面的使用具有非常好的地磁吸收能力。
  • Signal 1 元件面、微帶走線層,好的走線層

  • Ground 地層,較好的電磁波吸收能力

  • Signal 2 帶狀線走線層,好的走線層

  • Power 電源層,與下面的地層構(gòu)成優(yōu)秀的電磁吸收

  • Ground 地層

  • Signal 3 帶狀線走線層,好的走線層

  • Ground 地層,較好的電磁波吸收能力

  • Signal 4 微帶走線層,好的走線層

對于如何選擇設(shè)計用幾層板和用什么方式的疊層,要根據(jù)電路板上信號網(wǎng)絡(luò)的數(shù)量、器件密度、PIN密度、信號的頻率、板的大小等許多因素。對于這些因素我們要綜合考慮。

對于信號網(wǎng)絡(luò)的數(shù)量越多,器件密度越大,PIN密度越大,信號的頻率越高的設(shè)計應(yīng)盡量采用多層板設(shè)計。為得到好的EMI性能,最好保證每個信號層都有自己的參考層。
在設(shè)計多層PCB電路板之前,工程師們首先要根據(jù)單路規(guī)模、電路板尺寸以及電磁兼容性(EMC)的需求來確定電路板的層疊結(jié)構(gòu)。

在確定層數(shù)之后再確定內(nèi)電層放置位置以及信號的分布,所以層疊結(jié)構(gòu)的設(shè)計尤為重要。


END


版權(quán)歸原作者所有,如有侵權(quán),請聯(lián)系刪除。

推薦閱讀

資深工程師分享7種常見二極管應(yīng)用電路解析

34個動控制原理圖,老電工看了都說好!

學(xué)EMC避不開的10大經(jīng)典問題

免責(zé)聲明:本文內(nèi)容由21ic獲得授權(quán)后發(fā)布,版權(quán)歸原作者所有,本平臺僅提供信息存儲服務(wù)。文章僅代表作者個人觀點,不代表本平臺立場,如有問題,請聯(lián)系我們,謝謝!

電源系統(tǒng)設(shè)計

掃描二維碼,關(guān)注更多精彩內(nèi)容

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除( 郵箱:macysun@21ic.com )。
換一批
延伸閱讀

在電子制造領(lǐng)域,可制造性設(shè)計(Design for Manufacturability, DFM)已成為縮短產(chǎn)品開發(fā)周期、降低生產(chǎn)成本的核心方法。DFM通過在設(shè)計階段融入制造工藝約束,確保產(chǎn)品從圖紙到實物的高效轉(zhuǎn)化。

關(guān)鍵字: DFM PCB

印刷電路板(PCB)是現(xiàn)代電子設(shè)備的“神經(jīng)中樞”,而多層PCB通過垂直堆疊技術(shù),將電路密度提升至新高度。其內(nèi)部結(jié)構(gòu)猶如一座精密的微觀城市,每一層都承載著特定功能。

關(guān)鍵字: PCB 電源

在芯片性能狂飆突進的今天,PCB上的功率密度早已突破了傳統(tǒng)散熱的安全邊界。當FPGA、大功率DC-DC模塊等熱源在狹小空間內(nèi)集中爆發(fā)時,單純依靠經(jīng)驗設(shè)計或后期打補丁,往往會讓研發(fā)陷入“改了又改”的死循環(huán)。此時,ANSYS...

關(guān)鍵字: 熱設(shè)計仿真 Icepak PCB

在高速數(shù)字電路設(shè)計中,電源完整性(PI)直接影響系統(tǒng)性能與穩(wěn)定性。某通信設(shè)備開發(fā)團隊在調(diào)試一款基于FPGA的千兆以太網(wǎng)板卡時,發(fā)現(xiàn)數(shù)據(jù)傳輸誤碼率隨工作頻率提升顯著增加。經(jīng)排查,問題根源指向電源分配網(wǎng)絡(luò)(PDN)阻抗超標,...

關(guān)鍵字: PCB PDN阻抗 電源完整性 PI

在高頻、高速PCB設(shè)計中,通孔作為層間信號互連的核心載體,不再是簡單的電氣連接點,其阻抗特性直接決定信號傳輸質(zhì)量,是影響信號完整性(SI)的關(guān)鍵因素之一。隨著電子設(shè)備向高頻化、高密度、高速化迭代,信號頻率突破1GHz、上...

關(guān)鍵字: PCB 通孔 信號失真

在工業(yè)電源PCB設(shè)計中,信號完整性(SI)與電源完整性(PI)的協(xié)同設(shè)計(PISI)已成為提升系統(tǒng)可靠性的核心方法。當電源噪聲與信號傳輸相互干擾時,傳統(tǒng)獨立設(shè)計方法往往導(dǎo)致性能瓶頸,而PISI協(xié)同設(shè)計通過統(tǒng)一建模、聯(lián)合仿...

關(guān)鍵字: 工業(yè)電源 PCB 阻抗控制

在高速數(shù)字控制電源系統(tǒng)中,PCB(印制電路板)作為核心載體,其可靠性直接決定了電源系統(tǒng)的整體性能。隨著信號速率突破10Gbps、電源電流密度超過50A/cm2,信號串擾與電源紋波的耦合效應(yīng)已成為制約系統(tǒng)穩(wěn)定性的關(guān)鍵瓶頸。...

關(guān)鍵字: PCB 信號串擾 電源紋波

在電子工業(yè)高速發(fā)展的當下,PCB(印刷電路板)作為電子設(shè)備的核心載體,其可靠性直接決定了產(chǎn)品的使用壽命與性能穩(wěn)定性。加速壽命試驗(ALT)通過模擬極端環(huán)境應(yīng)力,快速暴露PCB的潛在失效模式,成為縮短研發(fā)周期、降低質(zhì)量風(fēng)險...

關(guān)鍵字: PCB ALT

在工業(yè)電源領(lǐng)域,LLC諧振拓撲憑借其高效能、低電磁干擾和寬電壓調(diào)節(jié)能力,已成為中高功率應(yīng)用的核心解決方案。然而,PCB設(shè)計中的寄生參數(shù)問題若未妥善處理,將直接導(dǎo)致開關(guān)損耗增加、效率下降,甚至引發(fā)電磁兼容性失效。本文將從寄...

關(guān)鍵字: 工業(yè)電源 PCB

安森美(onsemi)為強化其先進封裝的電源產(chǎn)品組合,推出了兩款面向汽車與工業(yè)高壓(HV)應(yīng)用的頂部散熱封裝——T2PAK和BPAK。這兩款封裝專為應(yīng)對嚴苛工況而設(shè)計,與通過印刷電路板(PCB)散熱的傳統(tǒng)底部散熱封裝(如...

關(guān)鍵字: 電路板 散熱器 電源設(shè)計
關(guān)閉